| 主权项 |
1.一种半导体装置,包含:半导体基板;形成于此半导体基板上的绝缘膜;在形成于此绝缘膜的第一沟槽,使表面实质上平坦而埋入的配线;以及在宽度比形成于该绝缘膜的该第一沟槽还宽的第二沟槽,使表面实质上平坦而埋入的由与该配线的材料相同的第一导体膜与电容器绝缘膜以及第二导体膜的叠层构造构成的电容器。2.如申请专利范围第1项所述之半导体装置,其中该第二沟槽形成比该第一沟槽还深。3.如申请专利范围第1项所述之半导体装置,其中该第二沟槽实质上形成与该第一沟槽相同深度。4.如申请专利范围第1项所述之半导体装置,其中埋入有与该电容器的该第二导体膜连接的导体膜的孔的深度实质上与埋入有与该配线连接的导体膜的其他孔的深度相同。5.如申请专利范围第1项所述之半导体装置,其中该电容器是以该第一导体膜、该电容器绝缘膜、该第二导体膜的顺序叠层,该第二导体膜的顶面为实质上与该配线的顶面相同高度。6.如申请专利范围第1项所述之半导体装置,其中该第一导体膜以及该电容器绝缘膜的剖面分别成凹形。7.一种半导体装置,包含:半导体基板;形成于此半导体基板上的绝缘膜;在令形成于此绝缘膜的接触部为宽幅的配线沟槽具有埋入有第一导体膜的配线;以及该配线在该接触部的中央部中具有第二导体膜选择性地覆盖该第一导体膜的顶面的构造,在该接触部以外具有该第一导体膜实质平坦地埋入于该配线沟槽的构造。8.如申请专利范围第7项所述之半导体装置,其中该接触部的中央部中的该第二导体膜的顶面为实质上与该接触部以外的该第一导体膜的顶面相同高度。9.如申请专利范围第7项所述之半导体装置,其中埋入有与该接触部连接的导体膜的孔径比该第二导体膜的宽度小。10.如申请专利范围第7项所述之半导体装置,其中该接触部中的该第一导体膜的剖面成凹形。11.如申请专利范围第7项所述之半导体装置,其中该第一导体膜为Cu膜,该第二导体膜是由Ti、TiN、Ta、TaN、W、WN选择的至少一种的膜。12.一种半导体装置的制造方法,包含:在半导体基板上的绝缘膜的配线区域形成第一沟槽,在电容器区域形成宽度比第一沟槽宽的第二沟槽之制程;在形成有该第一以及第二沟槽的该绝缘膜上完埋入该第一沟槽,用以埋入该第二沟槽到途中而沉积第一导体膜之制程;在该第一导体膜上用以埋到该第二沟槽的途中而沉积电容器绝缘膜之制程;用以在该电容器绝缘膜上,完全埋入该第二沟槽而沉积第二导体膜之制程;以及研磨该第二导体膜、电容器绝缘膜以及第一导体膜的叠层膜到该绝缘膜露出为止,在该第一沟槽埋入由该第一导体膜构成的配线,在该第二沟槽埋入由该第一导体膜、电容器绝缘膜以及第二导体膜构成的电容器之制程。13.如申请专利范围第12项所述之半导体装置的制造方法,其中该该第二沟槽形成比该第一沟槽深,该第一导体膜藉由以该第一沟槽的深度以上的厚度沉积而埋入该第一沟槽。14.如申请专利范围第12项所述之半导体装置的制造方法,其中该第一沟槽与第二沟槽实质上形成相同的深度,该第一导体膜藉由以该第一沟槽的宽度的1/2以上的厚度沉积来埋入该第一沟槽。15.如申请专利范围第12项所述之半导体装置的制造方法,其中该第一导体膜是藉由电镀法形成的Cu膜。16.如申请专利范围第12项所述之半导体装置的制造方法,其中更包含:沉积覆盖该配线以及电容器的层间绝缘膜之制程;在该层间绝缘膜形成用以连接于该配线以及电容器的接触用以及上部配线用沟槽之制程;以及在该接触用以及上部配线用沟槽埋入第三导体膜之制。17.如申请专利范围第12项所述之半导体装置的制造方法,其中更包含:用以覆盖该电容器以及该配线而在该绝缘膜上形成其他绝缘膜之制程;以及形成通过该电容器的该第二导体膜的第一孔,以及通过该配线并且实质上与该第一孔相同深度的第二孔于该其他绝缘膜之制程。18.一种半导体装置的制造方法,包含:在半导体基板上的绝缘膜形成宽度窄的配线部与具有连接于此配线部的宽度宽的接触部的沟槽之制程;在形成有该沟槽的该绝缘膜上用以完全埋入该配线部,埋入该接触部到途中而沉积第一导体膜之制程;在该第一导体膜上用以完全埋入该接触部而沉积第二导体膜之制程:以及研磨该第二导体膜以及第一导体膜,形成在该配线部埋入有第一导体膜,在该接触部埋入有第一导体膜与第二导体膜的叠层膜的配线之制程。19.如申请专利范围第18项所述之半导体装置的制造方法,其中该第一导体膜是藉由电镀法形成的Cu膜,该第二导体膜是藉由CVD法形成的Ti膜、TiN膜、Ta膜、TaN膜、W膜或WN膜。20.如申请专利范围第18项所述之半导体装置的制造方法,其中更包含:沉积覆盖该配线的层间绝缘膜之制程;在该层间绝缘膜形成用以连接于该配线的接触部的接触用以及上部配线用沟槽之制程;以及在该接触用以及上部配线用沟槽埋入第三导体膜之制程。图式简单说明:图1A是显示依照本发明的实施形态的沟槽形成制程的俯视图。图1B是图1A的I-I'剖面图。图2是显示同实施形态的导体膜/电容器绝缘膜/导体膜的叠层制程的剖面图。图3A是显示同实施形态的平坦化制程的俯视图。图3B是图3A的I-I'剖面图。图4是显示同实施形态的上部配线形成制程的剖面图。图5是显示依照其他实施形态的沟槽形成制程的剖面固。图6是显示同实施形态的导体膜/电容器绝缘膜/导体膜的叠层制程的剖面图。图7是显示同实施形态的平坦化制程的剖面图。图8是显示同实施形态的上部配线形成制程的剖面图。图9A是显示依照其他实施形态的沟槽形成制程的俯视图。图9B是图9A的I-I'以及I-I"剖面图。图10是显示同实施形态的导体膜叠层制程的剖面图。图l1A是显示同实施形态的平坦化制程的俯视图。图11B是显示同实施形态的平坦化制程的剖面图。图12是显示同实施形态的上部配线形成制程的剖面图。图13是显示习知例的配线沟槽形成制程的剖面图。图14是显示同习知例的导体膜/电容器绝缘膜/导体膜的叠层制程的剖面图。图15是显示同习知例的电容器形成制程的剖面图。图16是显示同习知例的上部配线形成制程的剖面图。 |
