整合打线与覆晶型态之多晶片封装结构

摘要

一种整合打线与覆晶型态之多晶片封装结构，其包含有复数个晶片、一封装基板、一封装胶体，该封装基板之上表面设有打线型态晶片以及一包含有覆晶晶片之覆晶电子元件，其中该覆晶电子元件系电性连接至该封装基板之连接垫，该连接垫系设于该封装基板之上表面且不被该封装胶体覆盖，该打线型态之晶片系被一具有让位弧角之封装胶体密封，该封装胶体由一具有让位弧角之模具压模灌胶形成，在压模过程该模具系不损伤该些显露于该封装胶体之连接垫。伍、(一)、本案代表图为：第1图(二)、本案代表图之元件代表符号简单说明：100 多晶片封装结构110 封装基板 111 上表面113 连接垫 113a 连接垫 114 浇道口120 打线晶片 121 主动面 123 焊线130 封装胶体 131 让位弧角 132 延伸部140 覆晶电子元件 142 凸块143 底部填充材170 打线晶片 180 打线晶片

主权项

1.一种整合打线与覆晶型态之多晶片封装结构,包含:一封装基板,其具有一上表面及一下表面,其中该上表面系形成有复数个连接垫;至少一打线晶片,设于该封装基板之上表面并打线[wiring-bonding]电性连接至该封装基板;一封装胶体,压模形成于该封装基板之部份上表面,以密封该行线晶片,且该封装胶体系具有至少一让位弧角且不覆盖该些连接垫;及至少一覆晶电子元件,其包含有至少一覆晶晶片,该覆晶电子元件系接合于该封装基板之上表面并电性连接至该些连接垫。2.如申请专利范围第1项所述之整合打线与覆晶型态之多晶片封装结构,其中该封装胶体之让位弧角离最近之连接垫之间距系在1.0mm以上。3.如申请专利范围第1项所述之整合打线与覆晶型态之多晶片封装结构,其中该封装胶体系沿该让位弧角往两侧延伸而呈L形覆盖于该封装基板之上表面。4.如申请专利范围第1项所述之整合打线与覆晶型态之多晶片封装结构,其中该封装胶体系沿该让位弧角延伸而呈ㄇ形覆盖于该封装基板之上表面。5.如申请专利范围第1项所述之整合打线与覆晶型态之多晶片封装结构,其中在该覆晶电子元件系为一覆晶封装构件。6.如申请专利范围第1项所述之整合打线与覆晶型态之多晶片封装结构,其另包含有复数个焊球,其系接合于该封装基板之下表面。7.如申请专利范围第1或6项所述之整合打线与覆晶型态之多晶片封装结构,其另包含有一散热板,其系贴设于该封装胶体与该覆晶电子元件。8.如申请专利范围第1项所述之整合打线与覆晶型态之多晶片封装结构,其中该封装胶体于显露表面系形成有至少一阶梯部。9.如申请专利范围第1项所述之整合打线与覆晶型态之多晶片封装结构,其中该封装胶体于显露表面系形成有至少一沟槽。图式简单说明:第1图:依本创作之第一具体实施例,一种整合打线与覆晶型态之多晶片封装结构上视图;第2图:依本创作之第一具体实施例,该整合打线与覆晶型态之多晶片封装结构在接合其覆晶电子元件之前之截面示意图;第3图:依本创作之第一具体实施例,该整合打线与覆晶型态之多晶片封装结构沿第1图3-3线截面示意图;第4图:依本创作之第二具体实施例,一种整合打线与覆晶型态之多晶片封装结构上表面示意图;第5图:依本创作之第三具体实施例,一种整合打线与覆晶型态之多晶片封装结构上表面示意图;第6图:依本创作之第三具体实施例,该整合打线与覆晶型态之多晶片封装结构立体示意图;及第7图:依本创作之第四具体实施例,一种整合打线与覆晶型态之多晶片封装结构立体示意图。