| 主权项 |
1.一种形成一记忆装置之方法,该方法包括:在一半导体晶圆上形成记忆单元,各记忆单元包括一深沟接近一主动领域,由一半导体区域隔开深沟与主动领域;在半导体晶圆之上形成一氮化物硬式罩幕;及以氮化物硬式罩幕将晶圆定出图案,及蚀刻以移除深沟与主动领域间之半导体区域。2.如申请专利范围第1项之方法,其中该记忆单元包括深沟以掺杂多晶矽填补,其中深沟多晶矽在定图案及蚀刻期间基本上保持原状。3.如申请专利范围第1项之方法,其中形成一氮化物硬式罩幕包括:在一晶圆表面之上沈积一氮化层;在氮化层之上沈积一阻抗层;将阻抗层定图案;以固定时间蚀刻在氮化层中形成开口,其中移除一部分氮化层,其中深沟仍由一部分氮化层覆盖;移除阻抗层;及以选择氮化物之蚀刻将深沟与主动领域间之半导体区域蚀刻。4.如申请专利范围第3项之方法,其中该氮化层系利用低压化学气体沈积(LPCVD)而沈积。5.如申请专利范围第3项之方法,其中该氮化层包括一氮化矽层。6.如申请专利范围第3项之方法,尚包括在沈积阻抗层之前先沈积一抗反射涂布(ARC),及尚包括移除阻抗层后再移除ARC。7.如申请专利范围第3项之方法,其中在氮化物形成开口包括在深沟内移除至多100埃氮化层。8.如申请专利范围第7项之方法,其中该蚀刻半导体晶圆包括由深沟之上移除100至150埃氮化层。9.如申请专利范围第1项之方法,其中该记忆装置系一DRAM,其中DRAM带状物外形不受氮化层重叠影响。10.一种半导体晶圆之浅沟隔离(STI)方法,包括:提供一包括一第一半导体材料之晶圆,第一半导体材料具有一上表面;在第一半导体材料内形成至少二深构,但两深构间之区域留下一部分第一半导体材料;在深构内沈积一绝缘轴环;在绝缘轴环之上沈积一第二半导体材料,以填补深构至第一半导体材料上表面之下的高度;至少在第二半导体材料之上形成一氮化物硬式罩幕;及使用氮化物硬式罩幕,以蚀掉两深构间之区域中第一半导体材料。11.如申请专利范围第10项之方法,尚包括在第一半导体材料之上沈积一垫氮化物。12.如申请专利范围第11项之方法,尚包括执行化学机械抛光,用以在沈积第二半导体材料之后,至少由垫氮化物上表面移除第二半导体材料。13.如申请专利范围第10项之方法,其中形成一氮化物硬式罩幕包括:在晶圆表面之上沈积一氮化物硬式罩幕;在氮化物硬式罩幕之上沈积一阻抗层;将阻抗层定图案;以一固定时间蚀刻打开氮化物硬式罩幕,其中移除一部分氮化物硬式罩幕,其中深沟仍由一薄部分氮化物硬式罩幕覆盖;移除阻抗层;及以选择氮化物之蚀刻,在两深沟间蚀刻第一半导体材料。14.如申请专利范围第13项之方法,其中该氮化物硬式罩幕系使用低压化学气体沈积(LPCVD)而沈积。15.如申请专利范围第13项之方法,其中该氮化物硬式罩幕包括氮化矽。16.如申请专利范围第10项之方法,尚包括在沈积阻抗层之前,先沈积一抗反射涂布(ARC),尚包括移除阻抗层之后,再移除ARC。17.如申请专利范围第10项之方法,其中打开氮化物包括在深沟内移除至多100埃氮化物硬式罩幕。18.如申请专利范围第10项之方法,其中蚀刻半导体晶圆包括在深沟之上移除100至150埃氮化物硬式罩幕。19.如申请专利范围第10项之方法,其中该记忆单元系一DRAM,其中DRAM带状物外形未受氮化物硬式罩幕重叠影响。20.如申请专利范围第10项之方法,其中该第一半导体材料系结晶矽,及第二半导体材料系掺杂多晶矽。21.如申请专利范围第10项之方法,其中在氮化物硬式罩幕定图案期间,第二半导体材料仍保持原状。图式简单说明:图1-3以剖面图说明先前技艺中具有一BSG硬式罩幕的深沟电容器;图4-6说明先前技艺中具有一BSG硬式罩幕的深沟电容器的剖面图;图7以上视图说明先前技艺DRAM;图8及9以上视图说明先前技艺DRAM,具有深沟电容器、存取电晶体及带状物的STI校准问题;图10-12以剖面图说明本发明一较佳实例,在具有氮化物硬式罩幕制造的不同阶段;及图13以上视图说明以本发明制造的一DRAM。 |
