| 主权项 |
1.一种用于在积体电路的制造中制造二矽化钴膜的方法,包含有:提供一半导体基板,该基板具有进行金属矽化的矽区域;沈积一个钴层于该进行金属矽化的矽区域上;沈积一个覆盖层于该钴层上;在该基板进行第一道快速加热退火,藉此将该钴变态为矽化钴,该矽化钴系覆盖于该矽区域上,且其中未覆盖于该矽区域上的该钴并未发生反应;将该未发生反应的钴层及该覆盖层移除;沈积一个钛层于该矽化钴层上;其次,在该基板进行第二道快速加热退火,藉此将矽化钴变态为二矽化钴;以及将该钛层移除,而在该积体电路的制造中完成该二矽化钴膜的形成。2.如申请专利范围第1项之方法,其中该进行金属矽化的矽区域包含有闸电极与相关的源极/汲极区。3.如申请专利范围第1项之方法,其中该钴层被溅镀沈积达50至150埃之间的厚度。4.如申请专利范围第1项之方法,其中该覆盖层包含钛,其被溅镀沈积达50至200埃之间的厚度。5.如申请专利范围第1项之方法,其中该覆盖层包含氮化钛,其被溅镀沈积达50至200埃之间的厚度。6.如申请专利范围第1项之方法,其中该第一道快速加热退火系于450℃至650℃之间的温度进行。7.如申请专利范围第1项之方法,其中该钛层被溅镀沈积达50至200埃之间的厚度。8.如申请专利范围第1项之方法,其中该第二道快速加热退火系于700℃至900℃之间的温度进行。9.一种用于在积体电路的制造中制甚二矽化钴膜的方法包含有:提供一半导体基板,该基板具有进行金属矽化的矽区域;沈积一个钴层于该进行金属矽化的矽区域上,其中该钴层可为50埃一般薄;沈积一个覆盖层于该钴层上;在该基板进行第一道快速加热退火,藉此将该钴变态为矽化钴,该矽化钴系覆盖于该矽区域上,且其中未覆盖于该矽区域上的该钴并未发生反应;将该未发生反应的钴层及该覆盖层移除;沈积一个钛层于该矽化钴层上;其次,在该基板进行第二道快速加热退火,藉此将矽化钴变态为二矽化钴;以及将该钛层移除,而在该积体电路的制造中完成该二矽化钴膜的形成。10.如申请专利范围第9项之方法,其中该进行金属矽化的矽区域包含有闸电极与相关的源极/汲极区。11.如申请专利范围第9项之方法,其中该钴层被溅镀沈积达50至150埃之间的厚度。12.如申请专利范围第9项之方法,其中该覆盖层包含钛,其被溅镀沈积达50至200埃之间的厚度。13.如申请专利范围第9项之方法,其中该覆盖层包含氮化钛,其被溅镀沈积达50至200埃之间的厚度。14.如申请专利范围第9项之方法,其中该第一道快速加热退火系于450℃至650℃之间的温度进行。15.如申请专利范围第9项之方法,其中该钛层被溅镀沈积达50至200埃之间的厚度。16.如申请专利范围第9项之方法,其中该第二道快速加热退火系于700℃至900℃之间的温度进行。17.一种用于在积体电路的制造中制造二矽化钴膜的方法,包含有:提供一半导体基板,该基板具有进行金属矽化的矽区域;沈积一个钴层于该进行金属矽化的矽区域上,其中该钴层可为50埃一般薄;沈积一个覆盖层于该钴层上;在该基板进行第一道快速加热退火,藉此将该钴变态为矽化钴,该矽化钴系覆盖于该矽区域上,且其中未覆盖于该矽区域上的该钴并未发生反应;将该未发生反应的钴层及该覆盖层移除;沈积一个钛层于该矽化钴层上;其次,在该基板进行第二道快速加热退火,藉此将矽化钴变态为二矽化钴,其中来自该钛层的钛原子会扩散进入该二矽化钴膜中,因而增加二矽化钴的热稳定性;以及将该钛层移除,而在该积体电路的制造中完成该二矽化钴膜的形成。18.如申请专利范围第17项之方法,其中该进行金属矽化的矽区域包含有闸电极与相关的源极/汲极区。19.如申请专利范围第17项之方法,其中该钴层被溅镀沈积达50至150埃之间的厚度。20.如申请专利范围第17项之方法,其中该覆盖层包含钛其被溅镀沈积达50至200埃之间的厚度。21.如申请专利范围第17项之方法,其中该覆盖层包含氮化钛,其被溅镀沈积达50至200埃之间的厚度。22.如申请专利范围第17项之方法,其中该第一道快速加热退火系于450℃至650℃之间的温度进行。23.如申请专利范围第17项之方法,其中该钛层被溅镀沈积达50至200埃之间的厚度。24.如申请专利范围第17项之方法,其中该第二道快速加热退火系于700℃至900℃之间的温度进行。图式简单说明:第1图至第7图系以横剖面图示意说明本发明的一较佳实施例。第8图系以横剖面图示意说明根据本发明之一较佳实施例所制造的一经完成积体电路。第9图系绘图说明根据标准制程与根据本发明之制程所制做之样品的电阻率与不均匀性为热循环的函数。 |
