| 发明名称 |
Variable duty cycle clock generation circuits and methods and systems using the same |
| 摘要 |
|
| 申请公布号 |
AU2003281569(A8) |
申请公布日期 |
2004.02.09 |
| 申请号 |
AU20030281569 |
申请日期 |
2003.07.01 |
| 申请人 |
CIRRUS LOGIC, INC. |
发明人 |
LUO ZHENG;KHOI MAI;SANJAY PILLAY;DIMITRI PANTELAKIS |
| 分类号 |
G11B;H03K3/017;H03K5/04;H03K5/156;(IPC1-7):H03K3/017 |
主分类号 |
G11B |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
