发明名称 具有在存储单元上方形成的信号布线线路的半导体存储器件
摘要 一种半导体存储器件,在衬底上形成有存储单元,字线和位线。每个字线与一些存储单元相连接。将位线布置在字线上方的布线层中,该位线与一些存储单元相连接,并且一个从被字线选择的存储单元中读取的信号被施加给该位线。将信号布线线路布置在位线上方的布线层中,并且部分地在位线上重叠。把屏蔽层布置在该位线和该信号布线线路之间的布线层中。当沿着垂直于半导体衬底表面的方向观察时,屏蔽层包括位于一个包含位线和信号布线线路的重叠区域的区域中的位线,在没有布置位线的区域内形成贯穿该屏蔽层的开口。
申请公布号 CN1472812A 申请公布日期 2004.02.04
申请号 CN03146545.5 申请日期 2003.07.07
申请人 富士通株式会社 发明人 植竹俊行
分类号 H01L27/10;H01L23/52 主分类号 H01L27/10
代理机构 北京三友知识产权代理有限公司 代理人 李辉
主权项 1.一种半导体存储器件,它包括:在半导体衬底的表面上或者上方形成的多个存储单元;在半导体衬底的表面上或者上方形成的多个字线,每个字线与一些存储单元相连接,并且在选择信号被施加到字线时选择与该字线相连接的存储单元;布置在第二布线层中的多个位线,该第二布线层位于布置有字线的第一布线层的上方,位线沿着与字线交叉的方向延伸,每个位线与一些存储单元相连接,并且从由字线选择的存储单元中读取的信号被施加给该位线;在位线之上部分地重叠的多个信号布线线路,这些信号布线线路被布置在第二布线层上方的第三布线层中;以及布置在第四布线层中的导电屏蔽层,该第四布线层位于第二和第三布线层之间,当沿着垂直于半导体衬底表面的方向观察时,该导电屏蔽层包括在其内侧的第一区域中的位线,该第一区域包括位线和信号布线线路彼此重叠的区域,在没有布置位线的区域中形成有贯穿导电屏蔽层的开口。
地址 日本神奈川县