基于FPGA和CPLD实现的脉冲序列编程器

摘要

一种基于FPGA和CPLD实现的脉冲序列编程器，由射频、梯度外电路逻辑接口电路、Forth语言处理单元控制电路、ISA接口控制电路、双口RAM、静态RAM和Forth语言处理单元组成，其电路联接是以Forth语言处理单元为核心，FPGA直接与Forth语言控制电路CPLD相联，Forth语言处理单元FPGA通过驱动电路和缓冲电路与射频、梯度及外电路逻辑接口相连，Forth语言处理单元通过驱动电路和静态RAM及双口RAM相联接；ISA接口控制电路CPLD与双口RAM及PIO相连接，双口RAM与PIO同ISA总线相连接，以本发明的脉冲序列编程器为基础，可以设计成适用于NMR、NQR、MRI系统的谱仪系统，以实现应用影像学的方法进行石油勘探、化学分析、水源寻找和医学临床诊断。

主权项

1、一种基于FPGA和CPLD实现的脉冲序列编程器，其特征在于由射频、梯度外电路逻辑接口电路、Forth语言处理单元控制电路、ISA接口控制电路、双口RAM、静态RAM和Forth语言处理单元组成，其电路联接是以Forth语言处理单元为核心，FPGA直接与Forth语言控制电路CPLD相联，Forth语言处理单元FPGA通过驱动电路和缓冲电路与射频、梯度及外电路逻辑接口相连，Forth语言处理单元通过驱动电路和静态RAM及双口RAM相联接；ISA接口控制电路CPLD与双口RAM及PIO相连接，双口RAM与PIO同ISA总线相连接，当脉冲序列编程器初始化的时候，主机通过脉冲序列编程器上的PIO口设置DPRAM地址，将一个名为BOOT.IMG文件拷贝到DPRAM中，这时由一片CPLD实现的ISA接口控制电路主要处理ISA总线与DPRAM的硬件连接问题，拷贝结束后，启动Forth语言处理单元，开始执行DPRAM中的BOOT.IMG文件代码，DPRAM还同时作为主机ISA和Forth语言处理单元之间的一个过渡设备存在，通过其实现双方的通讯数据的传输，在DPRAM的协助下，主机将文件POWER.IMG下载脉冲序列编程器板上的静态RAM中，POWER.IMG包含Forth语言处理单元的可执行代码，下载完成后，Forth语言处理单元调转到静态RAM的地址空间并开始执行POWER.IMG，它包含了脉冲序列编程器上所有的控制命令，在Forth语言处理单元的作用下，这些控制命令得以执行，并通过输入输出口与梯度和射频板进行数据交换，而Forth语言处理单元与DPRAM及外部设备的硬件接口问题由另一片CPLD实现的Forth语言处理单元控制电路完成；建立起通信之后，主机便向脉冲序列编程器中的RAM传输一个较大的POWER.IMG文件，一旦传输完成，就开始执行RAM中的代码；当以上的脉冲序列编程器初始化工作完成后，主机就可以向脉冲序列编程器传输一个已编译的PPL程序(.fth程序)，并运行最新下载的已编译的PPL程序。