| 摘要 |
〔课题〕提供一种半导体积体电路，具有基本集合元件能够使得于晶圆步骤后所完成之闸极图案(闸极形状)保持均一之值。〔解决手段〕形成p型之活性区域1及n型之活性区域2于半导体基板上(未显示)。接着，形成三条闸极配线3、4及5于此p型之活性区域1及n型之活性区域2上，于p型之活性区域1，形成用以设置接触窗6与7之突出部于与n型之活性区域2相对之侧之相反之侧(图中p型之活性区域1之上侧)。此形成于突出部之接触窗6系形成于闸极配线3及闸极配线4之间。此外，形成于突出部之接触窗7系形成于闸极配线4及闸极配线5之间。 |
