| 主权项 |
1.一种低功率高密度之半导体记忆产品,其包含:一个记忆体阵列,其形成于一个单一晶片之上,该记忆体阵列包含复数列记忆体单元,该记忆体单元之每一列系连接至一个对应的字元线,用于藉由致动该对应的字元线而存取该列;一个列位址解码器,该列位址解码器系配置成用于接收一列位址,且包含用于同时致动一单一对字元线之装置,以回应于每一个接收到的有效位址,使得一个单一有效的列位址同时存取于该记忆体阵列中之记忆体单元之两列;及用于差动地储存一位元的资料于一对记忆体单元中之装置,该列记忆体单元之每一对系于该阵列之不同的个别的列之中,且该两个不同的列一起对应于由该列位址解码器所致动的字元线之独特对之一,以回应于一个有效的列位址。2.如申请专利范围第1项所述之低功率高密度之半导体记忆产品,其中,该记忆体阵列系以金氧半导体电晶体形成。3.如申请专利范围第2项所述之低功率高密度之半导体记忆产品,其中,该记忆体阵列系包含一个动态随机存取记忆体阵列。4.如申请专利范围第3项所述之低功率高密度之半导体记忆产品,其中,该动态随机存取记忆体阵列系包含一个折叠的位元线结构,且该字元线之每一对系由一个偶数列字元线及一个奇数列字元线所组成。5.如申请专利范围第1项所述之低功率高密度之半导体记忆产品,其中,该由该列位址解码器所致动的字元线之独特对之每一个系由在该记忆体阵列中之字元线的相邻对所组成。6.如申请专利范围第5项所述之低功率高密度之半导体记忆产品,其中,该记忆体阵列系以金氧半导体电晶体形成。7.如申请专利范围第6项所述之低功率高密度之半导体记忆产品,其中,该记忆体阵列系包含一个动态随机存取记忆体阵列。8.如申请专利范围第7项所述之低功率高密度之半导体记忆产品,其中,该列位址解码器驱动该选择出的字元线对成为一个不大于VCC之电压。9.如申请专利范围第8项所述之低功率高密度之半导体记忆产品,其进一步包含一个接脚相容之静态随机存取记忆体介面,用于利用该产品于一个静态随机存取记忆体之应用。10.一种动态随机存取记忆体阵列之操作的方法,其系包含下列步骤:接收一个列位址;回应该接收到的列位址,于该动态随机存取记忆体阵列中选择记忆体单元之一个对应的单一对列;及同时存取于该动态随机存取记忆体阵列中选择出之记忆体单元之该对列。11.如申请专利范围第10项所述之动态随机存取记忆体阵列之操作的方法,其中,该存取之步骤系包含藉由差动地储存该资料位元于一对记忆体单元中,而将一个资料位元写入该动态随机存取记忆体阵列中,该对记忆体单元之每一个系于该所选择出之列之一个个别对中。12.如申请专利范围第10项所述之动态随机存取记忆体阵列之操作的方法,其中,该存取之步骤系包含藉由差动地感测该对记忆体单元中之该资料位元,而由该动态随机存取记忆体阵列中读取一个资料位元,该对记忆体单元之每一个系于该所选择出之列之一个个别对中。13.如申请专利范围第10项所述之动态随机存取记忆体阵列之操作的方法,其中,该选择之步骤系包含选择一对非相邻的记忆体单元列。14.如申请专利范围第10项所述之动态随机存取记忆体阵列之操作的方法,其中,该存取之步骤系包含驱动一对对应于该对选择出之列的字元线至一个不大于一个外部电VCC之电压。图式简单说明:第1图系一个说明如同已知之先前技艺之单一动态随机存取记忆体储存单元之简化的示意图;第2图系一个说明如同已知之先前技艺之单一静态随机存取记忆体储存单元之简化的示意图;第3图系一个说明如同已知之先前技艺之连接至一个单一字元之两个电容器的储存单元之示意图;第4图系一个先前技艺之动态随机存取记忆体阵列之简化的示意图;第5图系一个根据本发明之一个记忆体阵列之简化的示意图;及第6图系一个更详细说明第5图之双电容器记忆体单元之示意图。 |
