| 主权项 |
1.一种具电压稳定电路之浮闸记忆体结构,包含:一浮闸记忆区块,具至少一写入电压端,因应复数个位元线之控制而写入一复数位元之资料;一高压电源,于写入该复数位元之资料时,提供一电压;一高压解码器,系位于该浮闸记忆区块与该高压电源之间,因应该浮闸记忆区块之写入资料而使该电压通至该写入电压端;以及一电流调整电路,系电连接至该写入电压端,因应该复数位元之资料,而稳定该写入电压端于一固定电位,并且使流经该高压解码器之电流为一固定电流(Constant Current)。2.如申请专利范围第1项所述之具电压稳定电路之浮闸记忆体结构,其中该浮闸记忆区块系为一快闪记忆体区块,该快闪记忆体区块于写入资料时,该高压电源系提供该电压。3.如申请专利范围第1项所述之具电压稳定电路之浮闸记忆体结构,其中该复数位元之资料系为八位元资料。4.如申请专利范围第1项所述之具电压稳定电路之浮闸记忆体结构,其中该高压解码器系包含若干电晶体。5.如申请专利范围第1项所述之具电压稳定电路之浮闸记忆体结构,其中该电流调整电路系包含一电流加法器及一电流镜,该电流加法器根据该复数位元的资料产生一参考电流,该参考电流使该电流镜吸收该写入电压端的一多余电流,使该写入电压端稳定于该固定电位,并使得流经该高压解码器之电流为该固定电流。6.一种电流调整电路,藉以因应复数位元之资料而产生一对应负载,使一写入电压端稳定于一固定电位,该电流调整电路包含:一电流加法器,藉以因应该复数位元之资料,而产生该对应负载,并由该对应负载产生一参考电流;以及一电流镜,系电连接至该电流加法器,根据该参考电流,吸收该写入电压端之一多余电流,使该写入电压端稳定于一固定电位。7.如申请专利范围第6项所述之电流调整电路,其中该复数位元之资料系为八位元之资料。8.如申请专利范围第6项所述之电流调整电路,其中该电流加法器系包含一控制电流源及八个电流映射电路,该等电流映射电路系并联连接,并且由该八位元之资料控制开与关。9.如申请专利范围第8项所述之电流调整电路,其中该等电流映射电路开启时产生之一电流大小系等于该控制电流源。10.如申请专利范围第8项所述之电流调整电路,其中该八个电流映射电路系产生八个电流,并滙集成该参考电流。11.如申请专利范围第8项所述之电流调整电路,其中该控制电流源系由一偏压信号控制。12.如申请专利范围第8项所述之电流调整电路,其中该电流加法器系由一程式写入信号控制。13.如申请专利范围第6项所述之电流调整电路,其中该多余电流系由一快闪记忆体区块产生。图式简单说明:图一:习用浮闸记忆体结构。图二:习用高压解码器(HV DEC)电路。图三:本案较佳实施例之浮闸记忆体结构方块图一。图四(a):本案较佳实施例之浮闸记忆体结构方块图二。图四(b):本案较佳实施例之浮闸记忆体电路。图五:本案较佳实施例之电流调整电路。 |
