| 主权项 |
1.一种在至少四临界位准状态或恰好两临界位准状态中可控制地操作多个非挥发性记忆体单元区块的方法,其中该至少四临界位准状态系横跨记忆体单元操作临界间距隔开且该恰好两临界位准状态是那些在操作临界间距内彼此最大地分开的四临界位准状态。2.如申请专利范围第1项的方法,其中至少其中之一多个区块内的记忆体单元系在该恰好两临界位准状态中操作且至少另一其中之一多个区块内的记忆体单元系在至少四临界位准状态中操作。3.如申请专利范围第2项的方法,其中储存使用者资料的记忆体区块的表格被写入在该恰好两临界位准状态中操作的该至少其中之一多个区块的记忆体单元,且使用者资料系储存于在该至少四临界位准状态中操作的该至少另一其中之一多个区块的记忆体单元。4.如申请专利范围第1项的方法,其中至少其中之一多个记忆体单元的区块最初系在该至少四临界位准状态中操作直到该至少一区块的抹除/程式化次数到达预定量,据此该至少一区块接着系在该至少两临界位准状态中操作。5.一种操作记忆体系统之方法,在具有多个各储存超过一位元资料于至少横跨操作临界间距隔开的四临界位准状态其中之一的非挥发性记忆体单元区块的记忆体系统中,该方法包含在仅其中之二该至少在操作临界间距内最大程度地彼此取代的四临界位准状态中储存一位元的资料于至少其中之一区块的记忆体单元。6.如申请专利范围第5项的方法,额外地包含藉由具有该至少除了最大程度地彼此取代的该两临界位准状态外其它该至少四临界位准状态的中间値临界参考的使用自储存于该仅四临界位准状态其中之二的该至少某些区块的各单元读取资料。7.如申请专利范围第6项的方法,其中最大程度地彼此取代的该仅两临界位准状态的其中之一在操作临界间距的负区域内是经抹除的状态且该读取临界参考非零正电压。8.如申请专利范围第5项的方法,其中记忆体系统是NAND系统。9.一种以NAND建构与记忆体单元连接的快闪非挥发性记忆体系统,其中至少两位元系自至少两不同页的资料正常地程式化转入记忆体单元的个别页中,一种程式化仅一位元转入某些系统的记忆体单元的方法,该方法包含以与当正常地程式化其中之一两位元但不自该至少两页的另一个程式化第二位元时相同的方式而自程式化其中之一该至少两页的一位元转入该某些系统的记忆体单元的个别页的一位元。10.如申请专利范围第9项之记忆体系统,其中该至少两位元系横跨记忆体单元的操作临界间距在至少四临界位准状态中正常地程式化,且其中程式化仅一位元转入该某些系统的记忆体单元的个别页的方法额外地包含利用仅在各记忆体单元的操作临界间距内彼此最大地分开的四临界位准状态的其中之二。11.如申请专利范围第10项之记忆体系统,其中该至少两位元被正常地程式化转入关于横跨操作临界间距展开的验证位准至少某些该至少四临界位准状态,且其中程式化仅一位元转入该某些系统的记忆体单元的个别页的方法额外地包含藉由使用最大的该验证位准而如此操作。12.如申请专利范围第1项的方法,其中各区块的记忆体单元系横跨操作临界间距抹除至临界位准状态的极端且接着至少某些经抹除的记忆体单元系由扩展横跨操作临界间距扩展验证位准的使用自该一极端临界位准状态程式化成该至少四临界位准状态的其它状态,当在至少四临界位准状态中操作时,且当在恰好两临界位准状态操作时,至少某些经抹除的记忆体单元系藉由自该一极端临界位准状态最大地移除的验证位准的其中之一的使用自该一极端临界位准状态程式化成另一该至少四临界位准状态的其中之一。图式简单说明:图1是说明制作本发明的各种观点的非挥发性记忆体系统的方块图;图2示例图1NAND式的记忆体阵列现有的电路及组织;图3显示于半导体基底上形成的NAND式记忆体阵列,沿一行,的横截面图;图4是取其区段4-4,图3的记忆体阵列的横截面图;图5是取其区段5-5,图3的记忆体阵列的横截面图;图6提供图2-5NAND记忆体单元的范例操作电压的表1;图7示例图2-5的NAND记忆体单元的另一特性;图8显示当在四状态操作时,图2-5的NAND记忆体单元阵列的临界电压的范例现有分布;图9显示也许在图2-5的记忆体单元阵列中使用的范例程式化电压讯号;图10A及10B是示例程式化图2-5的记忆体单元多重状态技术的电压临界位准分布;图11以读取及证实所加的参考电压重现图10A及10B的多重状态电压临界位准分布;以及图12显示当程式化成两状态时,图2-5的记忆体单元阵列的电压临界位准分布。 |
