| 主权项 |
1.一种对准图案,其系用于金属配线膜之配线图案 化,由形成于开口于基板上之绝缘膜之对准用孔之 上端缘,及埋设于该对准用孔之金属插塞表面间的 倾斜面之平面形状所成, 其特征为: 该对准用孔之深度系被形成为较该绝缘膜之膜厚 为深。2.如申请专利范围第1项之对准图案,其中, 该对准用孔备有一开口,该开口具有使作为平坦化 后之孔表面与绝缘膜表面之段差之插塞损失变大 之纵横比,其于利用金属插塞之CMP(chemical mechanical polishing,化学机械研磨)进行平坦化时使上端缘变 明确。3.如申请专利范围第2项之对准图案,其中, 该对准用孔内之金属插塞于利用CMP之平坦化后,于 与该绝缘膜表面间,具有大于200nm之段差。4.一种 对准图案,其系用于金属配线膜之配线图案化,由 开口于基板上之绝缘膜之对准用孔及形成于该绝 缘膜之金属配线膜藉由该对准用孔之上端缘所形 成之倾斜面之平面形状所成, 其特征为: 该对准用孔之深度系被形成为较该绝缘膜之膜厚 为深。5.如申请专利范围第4项之对准图案,其中, 该金属配线膜系于高温铝溅镀后,经过利用回流之 平坦化而形成。6.如申请专利范围第1至5项中任一 项之对准图案,其中,该对准用孔于形成于该金属 配线膜上之光阻上形成段差,该段差从该光阻上进 行光学检测时所检测得之检测部分可成为尖锐之 尖峰波形而被观测。7.如申请专利范围第1至5项中 任一项之对准图案,其中,将该对准用孔形成为深 入或贯通形成于该基板之氧化膜内部。8.如申请 专利范围第7项之对准图案,其中,该氧化膜为形成 元件分离区之场氧化膜。9.如申请专利范围第1至5 项申任一项之对准图案,其中,该绝缘膜为BPSG(boron phospho silicate glass)膜或PSG膜。10.一种对准图案之 制造方法,该对准图案系用于金属配线膜之配线图 案化,其由形成在开口于基板上之绝缘膜之对准用 孔之上端缘,及埋设于该对准用孔之金属插塞表面 间的倾斜面之平面形状所成,其特征为: 藉由使该对准用孔深入或贯通形成于该基板之氧 化膜内部,而使该对准用孔之深度形成为较该绝缘 膜之膜厚为深。11.如申请专利范围第10项之对准 图案之制造方法,其中,将该对准用孔之开口形成 为:使该开口具有令平坦化后之孔表面与绝缘膜表 面之段差亦即插塞损失变大之纵横比,其于利用该 金属插塞之CMP进行平坦化时使该上端缘变明确。 12.如申请专利范围第11项之对准图案之制造方法, 其中,进行该金属插塞之CMP,将该对准用孔内之金 属插塞加以平坦化,使与该绝缘膜表面间具有大于 200nm之段差。13.一种对准图案之制造方法,该对准 图案系用于金属配线膜之配线图案化,其由开口于 基板上之绝缘膜之对准用孔及形成于该绝缘膜之 金属配线膜藉由该对准用孔之上端缘所形成之倾 斜面之平面形状所成, 该对准图案之制造方法的特征为: 藉由使该对准用孔深入或贯通形成于该基板之氧 化膜内部,而使该对准用孔之深度形成为较该绝缘 膜之膜厚为深。14.如申请专利范围第13项之对准 图案之制造方法,其中,该金属配线膜系于高温铝 溅镀后,经过利用回流之平坦化而形成。15.如申请 专利范围第10至14项中任一项之对准图案之制造方 法,其中,该对准用孔的形成方式为:在从形成于该 金属配线膜上之光阻上进行光学检测时,使检测部 分具有成为尖锐之尖峰波形而被观测之段差。16. 如申请专利范围第10至14项中任一项之对准图案之 制造方法,其中,该对准用孔系于在该绝缘膜形成 配线连接用之接触孔时,形成于对准区域。17.如申 请专利范围第10至14项中任一项之对准图案之制造 方法,其中,该氧化膜系藉由矽局部氧化(local oxidation of silicon,LOCOS)、嵌壁式矽局部氧化(recessed LOCOS)、或渠沟(trench)而形成之场氧化膜。图式简 单说明: 图1系本发明之一实施形态之对准图案,(a)为形成 有对准图案之半导体装置之剖面图,(b)为(a)之顶视 图,(c)为所读取之段差资料之说明图。 图2(a)~(c)系图1(a)之半导体装置之制造制程之制程 剖面图(其1)。 图3(d)~(e)系图1(a)之半导体装置之制造制程之制程 剖面图(其2)。 图4(a)~(c)系概略说明利用矽局部氧化之元件分离 区形成方法之制程剖面图。 图5(a)~(c)系概略说明利用嵌壁式矽局部氧化之元 件分离区形成方法之制程剖面图。 图6(a)~(d)系概略说明利用渠沟之元件分离区形成 方法之制程剖面图。 图7(a)~(c)系图1(a)之半导体装置之其他制造制程之 制程剖面图。 图8(a)~(b)系概略显示习知之对准图案形成方法之 制程剖面图。 图9系习知之对准图案,(a)为形成有对准图案之半 导体装置之剖面图,(b)为(a)之顶视图,(c)为所读取 之段差资料之说明图。 |
