Vertikaltransistor und Verfahren zur Herstellung eines Vertikaltransistors

摘要

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Vertikaltransistors sowie einen Vertikaltransistor. Durch die Verwendung eines Opfer-Gateoxids und einer Opfer-Gateelektrode während der Herstellung des Vertikaltransistors können negative Auswirkungen, welche die Erzeugung von Isolationsstrukturen zwischen den Vertikaltransistoren üblicherweise mit sich bringen, deutlich vermindert bzw. ganz vermieden werden. Insbesondere können Verbreiterungen des Gateoxids am Rande der Gateelektrode verhindert und der Rand der Gateelektrode gezielt beeinflußt werden. Auf diese Weise lassen sich Vertikaltransistoren mit einer gezielt einstellbaren Strom-Spannungs-Charakteristik herstellen. Insbesondere können Vertikaltransistoren mit einem ausgeprägten Ecken-Effekt hergestellt werden.