半导体器件的制造方法

摘要

栅电极由包含多个导电层的叠层结构形成，从而沿下部第一导电层的沟道的宽度大于沿上部第二导电层的沟道的宽度。在用于形成LDD的离子掺杂过程中，栅电极被用作掩模。结合干刻工艺，用于形成栅电极的掩模图案被加工成最佳形状，从而与栅电极重叠的LDD(Lov)为1μm或1μm以上，优选1.5μm或1.5μm以上。

主权项

1.一种半导体器件的制造方法，包含：在半导体层上形成包含下部第一导电层和上部第二导电层的叠层结构，其间插入有栅绝缘膜；在叠层结构上形成掩模图案；通过刻蚀第二导电层和第一导电层形成具有锥形边缘的第一导电层图案；将保留在第一导电层图案上的掩模图案的边缘形成凹进；根据掩模图案，通过选择性刻蚀第一导电层图案中的第二导电层，形成第二导电层图案；以及通过使用第二导电层图案中的第二导电层作为掩模来屏蔽被电场加速的离子，在与第二导电层图案中的第一导电层重叠的半导体层的区域中形成LDD区。