| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 一种半导体器件，可以减少外围电路中MOSFET源/漏区的薄层电阻，而不会降低非易失性半导体存储单元的数据写速度。该器件包括在同一衬底上形成的非易失性存储单元和外围电路。非易失性存储单元由具有第一导电类型的第一组MOSFET形成，外围电路包括第一导电类型的第二组MOSFET，第一组MOSFET中的每一个都设有一个栅电极，其具有用于数据储存的浮置栅和没有硅化物膜的源/漏区。 | ||
| 申请公布号 | CN1135624C | 申请公布日期 | 2004.01.21 |
| 申请号 | CN98123315.5 | 申请日期 | 1998.12.08 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 松原义久;河田将人 |
| 分类号 | H01L27/10;H01L27/105;H01L21/822 | 主分类号 | H01L27/10 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏 |
| 主权项 | 1.半导体器件，包括：在半导体衬底上设置的非易失性存储单元；(a)所述非易失性存储单元由具有第一导电类型的第一组MOSFET形成；所述第一组MOSFET中的每一个都设有一个栅电极，其具有用于数据储存的浮置栅和没有硅化物膜的源/漏区；(b)在所述半导体衬底上设置的外围电路；所述外围电路包括第一导电类型的第二组MOSFET；所述第二组MOSFET中的每一个都设有具有硅化物膜的源/漏区，其掺杂浓度低于所述第一组MOSFET中的每一个的源/漏区的掺杂浓度。 | ||
| 地址 | 日本神奈川 | ||