发明名称 基于FPGA的高精度任意波形发生器
摘要 一种基于FPGA的高精度任意波形发生器,包括PC、EPC2、接口电路、晶振、时标控制器、相位累加器、波形RAM区、波形个数控制器、幅度直流分量控制电路、D/A转换器、低通滤波器,其中波形发生器的核心电路如接口电路、时标控制器、相位累加器、波形RAM区、波形个数控制器、幅度直流分量控制电路集成于FPGA中,且波形发生器中的时标控制器是按<img file="03124527.7_ab_00.GIF" wi="811" he="117" />对晶振信号进行分频。本发明可产生步进为0.0116Hz的正弦波、方波、矩形波、三角波及用户自定义的任意波形,且其输出信号在低频段的频率相对精度可达到很高,并保持一致,大大提高了DDS任意波形发生器在低频段的频率相对精度。
申请公布号 CN1469547A 申请公布日期 2004.01.21
申请号 CN03124527.7 申请日期 2003.06.10
申请人 湘潭师范学院 发明人 宋跃;周明辉;张小平
分类号 H03K3/00;H03K3/02;H03K4/00;H03K4/06 主分类号 H03K3/00
代理机构 长沙市融智专利事务所 代理人 颜勇
主权项 1、一种基于FPGA的高精度任意波形发生器,其特征在于:包括PC、EPC2、接口电路、晶振、时标控制器、相位累加器、波形RAM区、波形个数控制器、幅度直流分量控制电路、D/A转换器、低通滤波器,所述PC用于输入波形参数数据、显示波形及控制波形的产生;EPC2为串行配置芯片,用于FPGA上电转载文件;接口电路,用于完成PC高速并行口EPP信号到FPGA内部三总线的转换和地址译码;晶振,用于产生一个精确的时钟信号,作为时标控制器的基准信号;时标控制器,用于对晶振输出的信号进行分频;相位累加器,用于在用户频率控制字、初相字的控制下,按其输入的时钟产生满足用户频率、初相要求的准相位字;波形RAM区,用于存储量化的波形幅值;波形个数控制器,用于预置波形个数的控制;幅度直流分量控制电路,用于输出幅度与直流分量的控制;D/A转换器,用于将幅度直流分量控制电路数字波形信号转换成模拟信号;低通滤波器,用于将D/A转换器的输出信号进行滤波。
地址 411201湖南省湘潭市桃源路湘潭师范学院