UN APARATO GENERADOR DE SECUENCIAS DE CODIGO

摘要

Comunicaciones de acceso múltiple por división de códigos (Code Division Multiple Access CDMA), conocidas también como comunicaciones de banda ancha. Un aparato generador de secuencias de código que genera numerosas secuencias de código de expansión que incluye una secuencia de código de expansión maestra, teniendo las numerosas secuencias de código de expansión correlación cruzada recíproca relativamente baja, y teniendo una relación de fase de código recíproca predeterminada, comprendiendo dicho aparato generador de secuencias de código: un elemento generador de reloj para generar una senal de reloj; un registro de desplazamiento de retroalimentación lineal (LFSR), que responde a la senal de reloj y que tiene numerosas etapas que incluyen una primera etapa y una última etapa, definiendo cada etapa una derivación respectiva, produciendo cada derivación una senal de derivación; caracterizado porque un grupo predeterminado de las senales de derivación que incluye la senal de derivación de la última etapa es aplicado a un circuito lógico que combina las senales de derivación para producir una senal de código chip de retroalimentación, aplicándose dicha senal de código chip de retroalimentación como una senal de entrada a la primera etapa del LFSR; primeros elementos de memoria para almacenar numerosos inicios de código de expansión, comprendiendo cada inicio de código de expansión un juego de valores bit de secuencia de código de expansión, y estando conectada dicha primera memoria al LFSR y respondiendo a una senal de carga para transferir cada uno de un conjunto predeterminado de los valores bit de secuencia de código de expansión de uno seleccionado de numerosos inicios de código de expansión en una respectiva de las etapas de registro de desviación del LSFR; elementos controladores generadores de código para seleccionar uno de numerosos inicios de código chip para determinar las numerosas secuencias de código de expansión y para proveer la senal de carga que indica dicho inicio de código de expansión; en donde dicho LSFR responde a la senal de reloj para transferir secuencialmente cada senal de derivación respectiva de una etapa a la etapa siguiente, de la primera etapa a la última etapa y para transferir el valor de código chip de retroalimentación a la primera etapa y cada valor sucesivo de los valores de derivación de la última etapa define la secuencia de código de expansión maestra; segundos elementos de memoria que responden a la senal de reloj para proveer una secuencia de código par repetitiva, teniendo dicha secuencia de código par una correlación cruzada relativamente baja con la secuencia de expansión maestra y teniendo un número par de valores de expansión chip; numerosos elementos de alimentación directa conectados en cascada, acoplados para recibir la secuencia de código de expansión maestra, para proveer numerosas secuencias de código, siendo cada secuencia de código una secuencia de código de expansión distinta de dichas numerosas secuencias de código de expansión, respondiendo dichos elementos de alimentación directa a la senal de reloj, para proveer numerosas secuencias de código de expansión; y numerosos elementos de combinación de secuencias de códigos, cada elementos de combinación de secuencia de código para combinar secuencias de código de expansión respectivas con dicha secuencia de código par para producir numerosos códigos de expansión relativamente largos.