半导体集成电路装置

摘要

以往，在内置保护输出晶体管的火花抑制二极管的半导体集成电路中，因流向衬底的漏电电流大而不能获得所需的正向电流。本发明半导体集成电路装置的特征为，在第二外延层23表面重叠地形成了P+型第一及第二扩散区34、32。然后，在P+型第二扩散区32的正上方与正极电极39连接，使寄生电阻R1的阻值大于寄生电阻R1的阻值。这样，就可以抑制寄生PNP晶体管TR2的导通，抑制漏电电流流向衬底，进而大幅度地减小漏电电流。

主权项

1.一种半导体集成电路装置，其特征为包括：P/N型半导体衬底；至少一层N/P型外延层，层叠在该衬底表面上；第一N/P型埋层，形成在上述衬底与第一层外延层之间；第一P/N型埋层，形成在上述衬底与上述第一层外延层之间，且与上述第一N/P型埋层重叠；P/N型埋区，与上述第一P/N型埋层连接，且与形成在最上层外延层的第一P/N扩散区连接；N/P型埋区，与上述第一N/P型埋层连接，且与形成在上述最上层外延层的第一N/P型扩散区连接；以及第二N/P型扩散区，形成在被上述第一P/N型扩散区包围的上述最上层外延层上；形成在上述最上层外延层的第二P/N型扩散区与上述第一P/N型扩散区至少有一部分重叠，且正极电极连接在上述第一N/P型扩散区和上述第二P/N型扩散区上。