半导体存储装置的块选择线选择电路

摘要

一种半导体存储装置设置块选择线B₁～B_i使与普通存储单元阵列1a相对应的块选择线和与冗余存储单元阵列1b相对应的块选择线实现公用。在测试模式以及在正常模式中当普通存储单元阵列1a内的正常存储单元被选择时，块选择线选择电路依照行地址信号选择块选择线B₁～B_i中的1根。且在正常模式中当普通存储单元阵列1a内的不良存储单元被选择时，依照冗余行地址信号选择块选择线B₁～B_i中的1根。

主权项

1.一种半导体存储装置的块选择线选择电路，其特征在于：在普通存储单元的测试模式以及在正常模式中普通存储单元阵列内的正常存储单元被选择时，依照输入地址信号选择与普通存储单元对应的多个块选择线中的1根，在冗余存储单元的测试模式以及在正常模式中普通存储单元阵列内的不良存储单元被选择时，依照输入地址信号选择与冗余存储单元对应的多个块选择线中的1根；与所述普通存储单元对应的块选择线和与冗余存储单元对应的块选择线是公用的；所述块选择线选择电路是由地址译码电路、冗余地址译码电路、转换电路、控制电路所组成；所述地址译码电路使与各块选择线对应的多个输出信号中与依照地址信号所指定的1根块选择线相对应的输出信号成为选择电平，所述冗余地址译码电路使与各块选择线对应的多个输出信号中与依照冗余地址信号所指定的1根块选择线相对应的输出信号成为选择电平，所述转换电路把地址译码电路的各输出或冗余地址译码电路的各输出中的任一种输出与各块选择线连接，所述控制电路是在测试模式以及在正常模式中当普通存储单元阵列内的正常存储单元被选择时使地址译码电路的各输出和各块选择线连接在上述转换电路上且在正常模式中当普通存储单元阵列内的不良存储单元被选择时使冗余地址译码电路的各输出与各块选择线连接在上述转换电路上。