用于高速存储器读操作的总线中点保持电路

摘要

在存储器系统中，读出放大器接至存储单元阵列，在周期性的时间间隔内，根据从存储单元读取的数据驱动若干读总线。若干中点保持电路分别与读总线相联。各中点保持电路包括串接在高低电压两端之间的上拉驱动器和下拉驱动器，驱动器之间的电路节点接至关联总线，驱动器的阈值电压大致相等。控制电路响应中点控制脉冲，根据总线电压使一个驱动器导通，以便在读取放大器没有驱动总线的周期内，当总线电压趋于高低电压间的中点电平时，使导通的驱动器自动关断。

主权项

1.一种接至存储器相关读取总线的中点保持电路，其特征在于包括：串接在高、低电压两端之间的上拉驱动器(31；51；71；81)和下拉驱动器(32；52；72；82)，所述驱动器之间的电路节点接至总线(14)，所述驱动器的阈值电压相等；并且控制电路(33-39；53-59；73-77；83)响应中点控制脉冲，使所述的一个驱动器根据随后在所述总线上产生的电压导通，以便当所述总线电压趋于所述高、低电压之间的中点电压值时，使所述的一个驱动器自动关断。