| 发明名称 | 半导体器件 | ||
| 摘要 | 在P型半导体基片上通过扩散形成N<SUP>-</SUP>型区，并且在N<SUP>-</SUP>型区的表面部分形成P型区。在N<SUP>-</SUP>型区外周部分形成P<SUP>+</SUP>型区，以便当施加高电压时抑制P型半导体基片的耗尽层的扩展。在半导体基片上形成栅氧化膜，并且在栅氧化膜上、特别是在基本上与横向N型沟道MOSFET的结构相同的沟道上形成多晶硅的栅极。在N<SUP>-</SUP>型区内形成各电路元件并施加高电压。电路部分被隔离，而栅极和源区接地。这减少了制造高绝缘IC的步骤，提高了击穿电压并集成更密集的电路。 | ||
| 申请公布号 | CN1135622C | 申请公布日期 | 2004.01.21 |
| 申请号 | CN98123989.7 | 申请日期 | 1998.11.05 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 十河诚治 |
| 分类号 | H01L27/00;H01L29/00 | 主分类号 | H01L27/00 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 吴增勇;王岳 |
| 主权项 | 1.一种半导体器件，它包括：第一导电类型半导体基片(5)；形成于所述第一导电类型半导体基片(5)中的第二导电类型区(6)；形成于所述第二导电类型区(6)中、以便包围所述第二导电类型区(6)中的一部分的第一导电类型区(7)；形成于所述第一导电类型半导体基片(5)中、以便包围所述第二导电类型区(6)的第一导电类型高浓度区(8)；形成于沟道区的栅极(11)，它夹着栅绝缘膜(10)设置在所述第二导电类型区(6)和所述第一导电类型高浓度区(8)之间；和形成于所述第二导电类型区(6)内所述部分中的第一电路元件，其中所述第一导电类型区(7)、所述第一导电类型高浓度区(8)和所述栅极(11)相互电连接，并且，当所述第一导电类型区(7)是P型区时，所述第二导电类型区(6)是N型区；而当所述第一导电类型区(7)是N型区时，所述第二导电类型区(6)是P型区。 | ||
| 地址 | 日本大阪府 | ||