| 摘要 |
一种测试半导体装置之测试器以及方法。一般而言，该测试器包括一多工演算图样产生器（APG）以使用单一图样产生器而同步执行位在多个测试处之多数个程式。在一实施例中，最多至八个测试程式被独立地以及同步地在一个128接脚测试处上之八个独立的十六个接脚装置而执行。当该多工APG经备妥以光拨至一装置时，只有关联于该装置（而非其他之装置）之时序系统被载入。而该时序系统对于刚被载入之装置而执行测试程式之周期时，该APG记续以载入其他装置。因为程式化所需之周期速率较读取之周期速率为慢，因此测试器特别可测试快闪记忆体。最佳的，会了较高之流通量，APG可在快闪读取周期而在锁住步骤而执行最大的操作频率。 |
