发明名称 半导体器件及其测试方法
摘要 本发明公开了一种半导体器件及其测试方法。具体地说,是一种多总线半导体器件以及其探针测试方法,该方法能够对半导体器件的各个焊盘进行DC测试同时基于输入/输出焊盘数量压缩测试方案能够处理足够数量的器件以便同时进行测量。该半导体器件包括连接在输入/输出焊盘P0-P4和测试线L0之间的开关元件SW0-SW4,从而在不与测试机探针Pr0接触的探针外焊盘P1-P4中选择任意组合的焊盘以相应于导通的开关元件的组合进行测试。使被测试焊盘的输入/输出缓冲器停用以断开它们的内部电路通道。导通相应的开关元件以使被测试探针外焊盘连接到和测试机探针Pr0接触的探针焊盘P0,用测试机TS测量这些探针的漏泄电流。
申请公布号 CN1467810A 申请公布日期 2004.01.14
申请号 CN03120080.X 申请日期 2003.03.12
申请人 富士通株式会社 发明人 山本正治;光明寺博介;安田達;石川幹郎;祖父江功弥;佐藤一;古川千秋;杉浦朗;岩濑章弘
分类号 H01L21/66 主分类号 H01L21/66
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 李德山
主权项 1.一种适合输入/输出焊盘数目压缩测试方案的半导体器件,它包括:一个探针焊盘,它是输入/输出焊盘中的任一个并且与测试机探针接触;至少一个探针外焊盘,它是不与测试机探针接触的输入/输出焊盘中的任一个;以及至少一个开关元件,它们连接在探针和探针外焊盘之间,其中所述探针焊盘和探针外焊盘构成一个共同焊盘组,一个测试信号通过所述探针焊盘共同输入/输出,所述开关元件由一个在测试时变为有效的开关控制信号激活。
地址 日本神奈川
您可能感兴趣的专利