发明名称 制造半导体器件的方法
摘要 一种制造半导体器件的方法包括在基片上形成被蚀刻的复合膜。包含氮原子的复合膜在其表面部分基本不包含氮原子。本发明还包括步骤:在所述待蚀刻复合膜上形成化学放大光刻胶;按照预定的图形选择曝光所述化学放大光刻胶;使所述曝光的化学放大光刻胶显影并生成图形;以及通过使用所述生成图形的化学放大光刻胶作为掩膜对所述待蚀刻复合膜进行蚀刻;其中在形成所述复合膜的最后阶段,停止将氮原子引入到所述复合膜中以形成不含有氮原子的膜层部分。按照该方法,可避免降低生产量,即使在长时间保存或当需要重构时,也可抑制在光刻胶的曝光中产生的酸质子的减活化现象。
申请公布号 CN1134826C 申请公布日期 2004.01.14
申请号 CN99106103.9 申请日期 1999.04.26
申请人 日本电气株式会社 发明人 市川俊彦;小川博
分类号 H01L21/027 主分类号 H01L21/027
代理机构 中科专利商标代理有限责任公司 代理人 姜丽楼
主权项 1.一种制造半导体器件的方法,其特征在于包括步骤:提供一基片;形成待蚀刻复合膜,该复合膜包括形成于所述基片上的膜区,所述膜区由从氮化钛、氮化硅、氧氮化硅组成的组中选择的材料构成;在所述待蚀刻复合膜上形成化学放大光刻胶;按照预定的图形选择曝光所述化学放大光刻胶;使所述曝光的化学放大光刻胶显影并生成图形;以及通过使用所述生成图形的化学放大光刻胶作为掩膜对所述待蚀刻复合膜进行蚀刻;其中在形成所述复合膜的最后阶段,停止将氮原子引入到所述复合膜中以形成不含有氮原子的膜层部分。
地址 日本东京都