显示控制电路及显示装置

摘要

本发明系关于一种显示控制电路(100)，可降低功率消秏。此显示控制电路100包含多个输出单元(3-1至3-N)。各输出单元包含一个放大电路(35)。根据显示资料(DIN)驱动输出端(PS)至实质上一灰阶电压。放大电路(35)可具有一死区域，于其中，当输出端电压和灰阶电压实质上相等时放大电路的输出成高阻抗状态。另外，可加入一放大电路21，以于灰阶电压附近提供一驱动力给输出端(PS)。放大电路21不具有死区域。依此方式，藉由放大电路35提供大驱动力，而由放大电路21提供小驱动力，可减少电流消耗。伍、(一)、本案代表图为：第1图(二)、本案代表图之元件代表符号简单说明：100---显示器控制电路1---γ电源产生电路2---缓 冲 器21--- AB类 放 大 器 电 路31--- 闩 锁 器32、33---数 位/类 比 转 换 器35---B 类 放 大 器 电 路3-1至3-N---输 出 单 元4-1---高 电 压 源4-2---低 电 压 源R1至R65---电 阻PS-1至PS-N---输 出 端

主权项

1.一种显示控制电路,包含:一放大电路,被耦合而于一放大电路输入端接受一第一灰阶电压,并于该第一灰阶电压至少实质上等于该放大电路输出端的电压位准时提供一具有高阻抗的放大电路输出端;和一驱动电压补偿电路,根据灰阶电压补偿输出端的电压位准。2.如申请专利范围第1项的显示控制电路,其中,该放大电路包含:一N型IGFET(绝缘闸场效电晶体),具有:一汲极,耦合到高电压源;一闸极,耦合到该放大电路的输入端;及一源极,耦合到该放大电路的输出端;和一P型IGFET,具有:一汲极,耦合到低电压源;一闸极,耦合到该放大电路的输入端;及一源极,耦合到该放大电路的输出端。3.如申请专利范围第1项的显示控制电路,其中,该放大电路包含:一第一差动输入电路,具有:一第一输入端,耦合到该放大电路的输入端;一第二输入端,耦合到该放大电路的输出端;及一第一输出端,被耦合以提供导通或关闭一第一驱动电路之控制;和一第二差动输入电路,具有:一第三输入端,耦合到该放大电路的输入端;一第四输入端,耦合到该放大电路的输出端;及一第二输出端,被耦合以提供导通或关闭一第二驱动器电路的控制。4.如申请专利范围第3项的显示控制电路,其中:该放大电路的输入端电压若高于该放大电路的输出端电压,该第一输出驱动器电路即导通,而提高输出端的电压;且该放大电路的输入端电压若低于该放大电路的输出端电压,该第二输出驱动器电路即导通,而降低输出端的电压。5.如申请专利范围第1项的显示控制电路,更包含:一电压产生电路,提供多个参考电压;及一第一选择器电路,用以根据一显示资料,从多个参考电压中选择该第一灰阶电压;且该驱动电压补偿电路,包含:一缓冲器电路,被耦合以接受多个参考电压,并提供多个被缓冲的参考电压;及一第二选择器电路,用以根据该显示资料,从多个被缓冲的参考电压中选择一个,并将多个被缓冲的参考电压中的该一个提供到该放大电路输出端。6.如申请专利范围第5项的显示控制电路,其中,该缓冲器电路包含多个运算放大电路,多个运算放大电路的各个用作为电压跟随器,并被耦合以接受多个参考电压的其中一个,并提供被缓冲的参考电压其中一个。7.如申请专利范围第1项的显示控制电路,其中:该显示控制电路根据不同的显示资料,驱动多个输出端;且多个输出端的各个联结一个对应的放大电路、第一选择器和第二选择器,并被耦合到对应的放大电路输出端。8.一种显示控制电路,用以驱动多个输出端的各到一个预定的灰阶电压,该灰阶电压系根据显示资料从多个灰阶电压中选出;该显示控制电路包含多个输出电路,其中各输出电路包含:一第一放大电路,被耦合而于第一放大电路的一个输入端接收实质上预定之灰阶电压;且具有一个第一放大电路输出端,连接到该多个输出端中对应的一个;且具有一死区域,当该多个输出端中之对应的该个之电压位准和该预定灰阶电压实质上相同时,于该死区域中,第一放大电路输出端成为高阻抗;一第二放大电路,被耦合以接收实质上预定之灰阶电压;且具有一第二放大电路输出端,连接到该多个输出端中之对应的一个,但不具有死区域。9.如申请专利范围第8项的显示控制电路,其中:该第一放大电路被耦合以接受一个第一控制信号,用以将该第一放大电路设定成有效态/无效态。10.如申请专利范围第8项的显示控制电路,其中:该第二放大电路被耦合以接受一个第二控制信号,用以将该第二放大电路设定成有效态/无效态。11.如申请专利范围第8项的显示控制电路,其中,该第一放大电路包含:一N型IGFET(绝缘闸场效电晶体),具有:一汲极,耦合到高电压源;一闸极,耦合到该第一放大电路的输入端;及一源极,耦合到该第一放大电路的输出端;和一P型IGFET,具有:一汲极,耦合到低电压源;一闸极,耦合到该第一放大电路的输入端;及一源极,耦合到该第一放大电路的输出端。12.如申请专利范围第8项的显示控制电路,其中,该第一放大电路包含:一第一差动输入电路,具有:第一输入端,被耦合以接受实质上预定之灰阶电压;及第二输入端,被耦合到该输出端,且提供一个第一驱动器控制信号;一第二差动输入电路,具有:第三输入端,被耦合以接受实质上预定之灰阶电压;及第四输入端,被耦合到该输出端,且提供一个第二驱动器控制信号;一驱动器电路,被耦合以接受该第一和第二驱动器控制信号,并提供该第一放大电路输出。13.如申请专利范围第8项的显示控制电路,更包含:一参考电压产生电路,提供多个参考电压;且各输出电路包含一个第一选择器,被耦合以接受该参考电压,并根据该显示资料,提供实质上预定之该灰阶电压。14.如申请专利范围第8项的显示控制电路,更包含:一参考电压产生电路,提供多个参考电压;一缓冲器电路,包含多个第三放大器电路,并提供多个被缓冲的参考电压到多个输出电路的各个,其中被致能之第三放大器的数目系取决于操作模式的灰阶数目。15.一种显示控制电路,用以驱动多个输出端的各个到预定的灰阶电压,该灰阶电压系根据显示资料从多个灰阶电压中选出,包含:一缓冲器,具有多个第一放大电路,接受多个参考电压,并提供实质上对应于该多个参考电压的多个被缓冲之参考电压;及多个输出电路,各输出电路具有:一第二放大电路,被耦合以于第二放大电路的一个输入端接受实质上预定的灰阶电压;且包括一第二放大电路输出端,连接到多个输出端中对应的一个;及包括一死区域,当该多个输出端中该对应的那一个输出端之电压位准和预定灰阶电压位准实质上相等时,于该死区域中,该第二放大电路的输出端成为一高阻抗状态;其中该多个第一放大电路并不具有该死区域,且该缓冲器驱动各输出端至对应的该预定灰阶电压。16.如申请专利范围第15项的显示控制电路,更包含:一参考电压产生器,提供多个参考电压;且各输出电路包含一个第一选择器,被耦合以接受多个参考电压,并根据该显示资料提供实质上预定之灰阶电压给该第二放大电路。17.如申请专利范围第16项的显示控制电路,其中,各输出电路更包含一个第二选择器,被耦合以接受多个被缓冲的参考电压,并根据该显示资料提供该预定之灰阶电压给输出端。18.如申请专利范围第15项的显示控制电路,其中该第二放大电路包含:一N型IGFET(绝缘闸场效电晶体),具有:一汲极,耦合到高电压源;一闸极,耦合到该第二放大电路的输入端;及一源极,耦合到该第二放大电路的输出端;和一P型IGFET,具有:一汲极,耦合到低电压源;一闸极,耦合到该第二放大电路的输入端;及一源极,耦合到该第二放大电路的输出端。19.如申请专利范围第15项的显示控制电路,其中该第二放大电路包含:一第一差动输入电路,具有:第一输入端,被耦合以接受实质上灰阶电压;及第二输入端,被耦合到该输出端,且提供一个第一驱动器控制信号;一第二差动输入电路,具有:第三输入端,被耦合以接受实质上灰阶电压;及第四输入端,被耦合到该输出端,且提供一个第二驱动器控制信号;一驱动器电路,被耦合以接受该第一和第二驱动器控制信号,并提供该第二放大电路输出。20.如申请专利范围第15项的显示控制电路,其中,该显示控制电路控制一显示装置,于该显示装置中,在多条资料线和多条扫描线的各交点附近,多个单位像素被排列成一矩阵,且该多条资料线系由该多个输出端所驱动。图式简单说明:图1系根据一实施例的显示控制电路简图。图2系一AB类放大电路的电路简图。图3系根据一实施例的B类放大电路的电路简图。图4系根据一实施例的B类放大电路的电路简图。图5系根据一实施例的液晶显示装置的方块略图。图6系根据一实施例的显示装置的电路简图。图7系根据一实施例的B类放大电路的电路简图。图8系根据一实施例,如图6中之显示控制电路的模拟波形图。图9系一实验结果的图示,显示习知的显示控制电路和一实施例中的显示控制电路的电流消耗。图10系一习知源极驱动器的电路简图。图11系一习知源极驱动器的电路简图。图12系一习知源极驱动器的输出单元之电路简图。