发明名称 锁相回路及其控制方法
摘要 一种锁相回路装置,包括:一数位控制震荡器、一相位侦测器、一回路滤波器。数位控制震荡器系用以产生一输出时脉信号,相位侦测器则接收一参考信号与输出时脉信号,系针对参考信号之上升边缘与输出时脉信号之下降边缘暨上升边缘做一比较,获知输出时脉信号之若干上升边缘中最靠近参考信号之上升边缘间之一相位差,并据以产生一操作码。而回路滤波器系根据操作码输出控制信号予数位控制震荡器,据以调整输出信号之若干上升边缘中最靠近参考信号之上升边缘者,而与参考信号之上升边缘成一既定关系。伍、(一)、本案代表图为:第二图(二)、本案代表图之元件代表符号简单说明:10~图像处理器;2O~RAMDAC;30~类比介面;40~图像控制器;50~相位侦测器;60~锁指示器;70~计数器;80~相位推进器;90~回路滤波器;以及,100~数位控制震荡器。
申请公布号 TW571516 申请公布日期 2004.01.11
申请号 TW091134570 申请日期 2002.11.28
申请人 晨星半导体股份有限公司 发明人 史德立
分类号 H03L7/081 主分类号 H03L7/081
代理机构 代理人 王盛勇 台北市大安区复兴南路二段一六四号六楼
主权项 1.一种锁相回路装置,包括:一数位控制震荡器,用以产生一输出时脉信号;一相位侦测器,接收一参考信号与该输出时脉信号,系针对该参考信号之上升边缘与该输出时脉信号之下降边缘暨上升边缘做一比较,获知该输出时脉信号之若干上升边缘中最靠近该参考信号之上升边缘间之一相位差,并据以产生一操作码;以及一回路滤波器,根据该操作码输出控制信号予该数位控制震荡器,据以调整该输出信号之若干上升边缘中最靠近该参考信号之上升边缘者,而与该参考信号之上升边缘成一既定关系。2.如申请专利范围第1项所述之锁相回路装置,尚包括:一计数器,系根据一除频信号对该输出时脉信号进行除频后,提供予相位侦测器与该参考信号做一比较;其中,该相位侦测器会根据该除频后信号与该参考信号间之频率差,产生另一操作码予回路滤波器,并据以调整该输出时脉信号之频率与该参考信号呈另一既定关系。3.如申请专利范围第2项所述之锁相回路装置,尚包括:一锁指示器,根据该参考信号与该输出时脉信号间之该频率差,用以决定该时间差是否超过一个时脉周期,产生一状态信号。4.如申请专利范围第3项所述之锁相回路装置,尚包括:一相位推进器,耦接至该回路滤波器,根据该等操作码决定是否有加速调整缩减该频率差之需求。5.如申请专利范围第1项所述之锁相回路装置,其中,该参考信号是HSYNC信号。6.如申请专利范围第1项所述之锁相回路装置,其中,该参考信号是混合式(composite)HSYNC信号。7.如申请专利范围第1项所述之锁相回路装置,其中,该回路滤波器输出之该控制信号具有较该输出时脉信号为高的解析度。8.一种控制方法,应用于一锁相回路中,该方法包括下列步骤:提供一输出时脉信号;将该参考信号之上升边缘与该输出信号之下降边缘与上升边缘做一比较;以及调整该输出信号之若干上升边缘中最靠近该参考信号之上升边缘者,而与该参考信号之上升边缘成一既定关系。9.如申请专利范围第8项所述之方法,当该参考信号变动时尚具有维持该输出信号之步骤,包括:当该参考信号变动发生时,产生一第一控制信号;藉由一第二控制信号将该输出信号维持于目前状态;在该参考信号停止变动后,移除该第一控制信号与该第二控制信号;以及产生一第三控制信号,以缩短相位获取之时间。图式简单说明:第一图系显示具有平面显示器之习知视讯图像系统方块图;第二图系显示根据本发明一较佳实施例之锁相回路装置之示意图;第三图系显示根据本发明之锁相回路装置操作之时序图;第四图系显示本发明之锁相回路装置另一例之时序图;以及第五图系显示本发明方法之流程图。
地址 新竹县竹北市台元街二十六号四楼之一