| 主权项 |
1.一种在清除操作中提供快闪记忆体偏压之电路, 包括: a)一负帮浦电路,产生一高负电压连接到一电压控 制模组; b)一正帮浦电路,产生一高正电压连接到该电压控 制模组; c)一第一外部高负电压源藉由一第一晶片垫而直 接连接至该负帮浦电路的输出端,并连接到该电压 控制模组; d)一第二外部高正电压源藉由一第二晶片垫而直 接连接至该正帮浦电路的输出端,并连接到该电压 控制模组; e)当该第一外部高负电压源及该第二外部高正电 压源被使用于编程及清除一快闪记忆体单元时,该 负帮浦电路及该正帮浦电路被控制为关闭;以及 f)在制造期间,该电压控制模组系连接该第一外部 高负电压源及该第二外部高正电压源至该快闪记 忆体单元,藉以进行该清除及该编程操作。2.如申 请专利范围第1项所述之电路,其中该电压控制模 组提供快闪记忆体单元闸极、汲极及源极的偏压, 以选择或取消选择编程、清除、及读取操作的单 元。3.如申请专利范围第1项所述之电路,其中当该 高负电压及该高正电压外部连接到一快闪记忆体 晶片的该电压控制模组时,该正帮浦电路及该负帮 浦电路会被切断。4.如申请专利范围第1项所述之 电路,其中若一快闪记忆体编程只完成于工厂中, 则无需该正帮浦电路及该负帮浦电路。5.如申请 专利范围第1项所述之电路,其中外部连接高正电 压及高负电压提供加速一快闪记忆体晶片的编程 。6.如申请专利范围第1项所述之电路,其中若在清 除期间快闪记忆体单元电压没有比正晶片偏压高 的正电压时,则无须连接到高正电压的该正帮浦电 路及该负帮浦电路。图式简单说明: 第1a图系为习用技艺中用于清除操作的具有偏压 的快闪记忆体单元之示意图; 第1b图系显示习用技艺晶片电压之基本示意图; 第2图系显示一快闪记忆体晶片电压之示意图; 第3图系显示在快闪记忆体晶片上的帮浦电路及外 加电压连接到电压控制模组之方块图; 第4a图系为一电压准位移位器之电路图,该电压准 位移位器系提供一个高负电压到一个要被清除的 快闪记忆体单元闸极; 第4b图系为一电压准位移位器之电路图,该电压准 位移位器系提供一个高正电压到一个要被清除的 快闪记忆体单元源极;及 第5图系为本方法之流程图,系在制造期间使用外 加电压以清除一快闪记忆体单元。 |
