| 摘要 |
<p>Die Erfindung betrifft ein Verfahren sowohl zur Herstellung von MOS-Transistoren mit extrem geringen Leckströmen an den pn-Übergängen als auch von Logik/ Schalttransistoren (2) deren Gates (3) seitlich mit Spacern (8) begrenzt sind in einem p- Substrat oder einer p-Wanne in n-Substrat (5). Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von MOS-Transistoren mit extrem geringen Leckströmen zu schaffen und das parallel Logik/ Schalttransistoren zulässt. Erreicht wird das dadurch, dass zunächst eine LDD-Ionenimplantation über die Gatekanten durchgeführt wird, um ein LDD-Gebiet (6) zu bilden und anschliessend die Spacer (8) durch einen anisotropen Ätzschritt, der eine hohe Selektivität gegenüber den Gate- und Substratmaterialien einschliesslich ihrer Abdeckschichten aufweist, entfernt werden bzw. die MOS-Transistoren mit extrem geringen Leckströmen vor der isotropen Spacerherstellung abgedeckt werden, so dass die Spacer (8) nur an den Gatekanten der Logik/ Schalttransistoren (2) entstehen aber immer die MOS-Transistoren mit extrem geringen Leckströmen aussschliesslich über das LDDGebiet (6) angeschlossen sind und keine (As-) Hochdosisimplantation in die S/D- Gebiete dieser MOS-Transistoren mit extrem geringen Leckströmen erfolgt.</p> |
