| 摘要 |
Bei Halbleiterspeichern, insbesondere DRAMs, deren Speicherzellen (21) an vertikalen, aus Substratmaterial gebildeten Stegen (10) vertikale Transistoren (22) aufweisen, sind Gateelektroden als um den jeweiligen Steg (10) umlaufende Spacer ausgebildet. Hierbei müssen herkömmlich die Gateelektroden benachbarter Speicherzellen nachträglich zu Wortleitungen verbunden werden. Es ist bekannt, Zwischenräume zwischen benachbarten Stegen mit einem Oxid zu füllen, wodurch die Spacer unmittelbar als Wortleitungen ausgebildet werden, allerdings nur zwei Seitenwände (S1) eines Steges (10) bedecken. An diesen Seitenwänden (S1) entstehen zwei parallel geschaltete Transistoren anstelle eines einzigen, da die Gateelektrode nicht um den Steg umläuft. Es wird ein Herstellungsverfahren für einen Halbleiterspeicher vorgeschlagen, bei dem alle vier Seitenwände eines Steges durch die Wortleitungen bedeckt und zugleich Stege benachbarter Speicherzellen durch die Wortleitungen miteinander verbunden sind.
|
