Verfahren zur Herstellung einer NROM-Speicherzellenanordnung

摘要

Bei dem Verfahren werden Gräben (9) geätzt und dazwischen jeweils Bitleitungen (8) auf dotierten Source-/Drain-Bereichen (3) angeordnet. In die Böden der Gräben (9) wird Dotierstoff zur Ausbildung dotierter Bereiche (23) eingebracht, um die Kanalbereiche elektrisch zu modifizieren. An den Grabenwänden werden Speicherschichten aufgebracht und Gate-Elektroden (2) angeordnet. Das Halbleitermaterial an den Böden der Gräben wird zwischen den Wortleitungen (18, 19) soweit weggeätzt, dass die dotierten Bereiche (23) dort so weitgehend entfernt werden, dass ein Übersprechen zwischen längs der Gräben benachbarten Speichenzellen reduziert wird.