| 摘要 |
Ein elektrisch leitender Surface-Strap Kontakt (20) stellt in einer DRAM-Speicherzelle (101) mit Grabenkondensator (1) und planarem Auswahltransistor (2) eine Verbindung zwischen einem Diffusionsgebiet (3) des Transistors (2) und dem Grabenkondensator (1) her, wobei er das Diffusionsgebiet (3) wenigstens teilweise horizontal überdeckt und oberhalb der Substratoberfläche ausgebildet ist. Der Speicherknoten (15) des Grabenkondensators (1) ist von wenigstens einem Oxid-Kragen (21) zur Isolation gegenüber den substrat-seitigen Diffusionsbereichen (3, 4) umschlossen. Unmittelbar auf dem Oxid-Kragen (21) liegt ein Oxid-Deckel (23) auf. Eine Öffnung (24) in diesem Oxid-Deckel (23), welche mit elektrisch leitendem Material gefüllt und mit dem Surface-Strap Kontakt verbunden ist, führt vertikal von der Oberfläche bis zum Speicherknoten (15). Bei einem vorteilhaften Layout liegt ein Feld von MINT-Speicherzellen mit jeweils einer Fläche von 8 F·2· vor, in welchem Bereiche aktiver Gebiete als lange zusammenhängende, mehrere Zellen (101) querende Balken gebildet sind.
|
