发明名称 | 时钟供给方法和信息处理装置 | ||
摘要 | 建造一种信息处理装置,使得当包含有一个锁相环路(PLL)电路的处理器(CPU)(1)的运算方式从第一方式转向第二方式时,在PLL电路进行相位锁定所需要的待等时间内,要被供应给处理器(CPU)(1)的外时钟频率从第一频率逐渐增加到第二频率。 | ||
申请公布号 | CN1133911C | 申请公布日期 | 2004.01.07 |
申请号 | CN98108416.8 | 申请日期 | 1998.05.11 |
申请人 | 富士通株式会社 | 发明人 | 井上直幸 |
分类号 | G06F1/04 | 主分类号 | G06F1/04 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 杨国旭 |
主权项 | 1.一种时钟供给方法,其特征在于步骤:当中央处理器的运算方式从第一方式转向第二方式时,在锁相环路电路进行相位锁定所需要的等待时间内,将要被供应给包含有一个锁相环路电路的中央处理器的外时钟的频率从第一频率逐渐增加到第二频率,其中第一方式是中央处理器的功率节省方式而第二方式是中央处理器的高速运算方式,以及其中,中央处理器的内时钟在功率节省方式下暂时停止。 | ||
地址 | 日本神奈川 |