发明名称 | 一种形成集成电路芯片的方法 | ||
摘要 | 形成同一芯片上包括两种不同NFET和/或两种不同PFET的集成电路芯片的方法,两种不同FET例如为厚和薄栅氧化物FET。DRAM阵列可以由厚氧化物FET构成,而逻辑电路可以由同一芯片上的薄氧化物FET构成。首先,在晶片上形成包括第一厚栅SiO<SUB>2</SUB>层的栅叠层。该叠层包括栅氧化层上的掺杂多晶硅层、多晶硅层上的硅化物层及硅化物层的氮化物层。选择地去掉部分叠层,再暴露将要形成逻辑电路的晶片。在再暴露的晶片上形成较薄氧化层。接着,在较薄氧化层形成栅,并以该栅形成薄氧化物NFET和PFET。选择地硅化薄氧化物器件区后,由厚氧化物器件区中的叠层腐蚀栅。最后注入和扩散厚栅氧化物器件的源和漏区。 | ||
申请公布号 | CN1134061C | 申请公布日期 | 2004.01.07 |
申请号 | CN99100913.4 | 申请日期 | 1999.01.04 |
申请人 | 国际商业机器公司 | 发明人 | G·B·布龙纳;B·埃尔科勒;S·E·舒斯特 |
分类号 | H01L21/8234;H01L21/8238 | 主分类号 | H01L21/8234 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 邹光新;张志醒 |
主权项 | 1.一种形成集成电路芯片的方法,所说方法包括以下步骤:(a)在半导体晶片上选择地形成栅叠层,所说叠层包括第一介质层,所说第一介质层有第一厚度,所述选择地形成栅叠层的步骤包括以下步骤: (1)在所说半导体晶片上形成所说第一介质层; (2)在所说第一介质层上形成层状导体,所述形成层状导体的步骤包括以下步骤:i)在所说第一介质层上形成一层多晶硅;及ii)在所说多晶硅层上形成硅化物层; (3)选择地去掉所说层状导体,再暴露选择区的所说第一介质层;及 (4)去掉暴露的所说第一介质层;(b)在所说半导体晶片上形成第二介质层,所说第二介质层有不同于所说第一厚度的第二厚度;(c)在所说第二介质层上至少形成一个第一栅;(d)选择地去掉所说栅叠层的某些部分以至少限定一个第二栅;(e)邻近所说第一栅形成导电区;及(f)邻近所说第二栅形成导电区。 | ||
地址 | 美国纽约州 |