覆晶封装积体电路之静电放电保护机制及具有静电放电保护机制之晶片

摘要

本发明提供一种覆晶封装积体电路之静电放电(ESD)保护机制，系使用覆晶封装基板上之导线层来桥接一ESD箝制电路及被保护电路，包括一位于覆晶封装基板上之导线层(trace)以及一晶片。经由覆晶封装之后，第一高压电源线系藉由覆晶封装基板上之导线层耦接至第二高压电源线，且第一低压电源线系藉由覆晶封装基板上之导线层耦接至第二低压电源线。如此，利用覆晶封装上之导线层可以将静放电防护电路适当地桥接而能有效地保护内部电路，以避免静电放电对此类覆晶封装积体电路产品之破坏，提升产品之生产良率。