积体电路制造过程中之导电层研磨法

摘要

在积体电路制造过程中，沟渠(184)系形成介电层(170)中，再于其上沈积金属(如钨或铜)。金属(194)系以研磨程序(如化学机械研磨CMP)自介电层之上表面移除，而沟渠中之金属仍然存在。本发明系发现在研磨程序中，结构之磨损并非强烈取决于该结构之尺寸，因此，大结构(440)之磨损，即可藉由测量较小测试结构(450)之磨损来估量。测试结构之磨损系利用探针仪器(230)来测量，如轮廓描画仪或扫瞄式探针显微镜。测试结构之利用降低了较大结构被探针破坏之可能性。本发明亦提供其他实施例。