| 主权项 |
1.一种具多重显示功能之整合型图形晶片架构,其系可包括:一整合型图形晶片,电连接于一第一显示装置,该图形晶片系可输出一第一影像信号至一第一显示装置处;以及一加速图形处理埠(Accelerated Graphics Port,AGP),电连接于该图形晶片与一第二显示装置,该加速图形处理埠系可供设置一加速图形处理控制装置,以将一第二影像信号输出至该第二显示装置处,俾使该第一显示装置与该第二显示装置共同形成一多重显示之效果。2.如申请专利范围第1项所述之具多重显示功能之整合型图形晶片架构,其中该第一及第二显示装置系皆可为一CRT、DVI或TV显示装置。3.如申请专利范围第1项所述之具多重显示功能之整合型图形晶片架构,其中该图形晶片系可因应该加速图形处理埠未连接有该加速图形处理控制装置时,以一加速图形处理介面(AGP Interface)之传输模式,使该第一影像信号输出至该第一显示装置中。4.如申请专利范围第3项所述之具多重显示功能之整合型图形晶片架构,其中该晶片架构更可包括一电连接于该图形晶片之系统记忆体,且于该系统记忆中存有一供该图形晶片进行该加速图形处理介面(AGPInterface)传输模式时所使用之地址转换表格(GARTtable)。5.如申请专利范围第1项所述之具多重显示功能之整合型图形晶片架构,其中该图形晶片系可因应该加速图形处理控制装置连接于该加速图形处理埠时,以一周边连接介面(Peripherals ConnectInterface,PCI)之传输模式,使该第一影像信号输出至该第一显示装置中,且该加速图形处理控制装置以一加速图形处理介面(AGP Interface)之传输模式,使该第二影像信号输出至该第二显示装置中。6.如申请专利范围第5项所述之具多重显示功能之晶片架构,其中该晶片架构更可包括一电连接于该图形晶片之系统记忆体,且于该系统记忆中存有一供该加速图形处理控制装置进行该加速图形处理介面(AGPInterface)传输模式时所使用之地址转换表格(GARTtable)。7.如申请专利范围第1项所述之具多重显示功能之晶片架构,其中该图形晶片系可因应该加速图形处理控制装置连接于该加速图形处理埠时,以一加速图形处理介面(AGP Interface)之传输模式之传输模式,使该第一影像信号输出至该第一显示装置中,且该加速图形处理控制装置亦以该加速图形处理介面之传输模式,使该第二影像信号输出至该第二显示装置中。8.如申请专利范围第7项所述之具多重显示功能之晶片架构,其中该晶片架构更可包括一电连接于该图形晶片之系统记忆体,且于该系统记忆中存有两个分别供该图形晶片以及该加速图形处理控制装置进行该加速图形处理介面传输模式时所使用之地址转换表格(GART table)。9.如申请专利范围第1项所述之具多重显示功能之晶片架构,其中该晶片架构更可包括一电连接于该图形晶片之中央处理器(CPU)以及一南桥晶片组(South BridgeChipset)。图式简单说明:第一图:其系为习知晶片架构示意图。第二图:其系为习知另一晶片架构示意图。第三图:其系为本案之一较佳实施例之示例图。 |
