| 主权项 |
1.一种可使用于低驱动电压下之铁电电容制造方法,该方法至少包括:形成一下电极;形成一缓冲层于该下电极上;形成一由钛酸铅锆与铂共同组成之铁电层于该镍-镧氧化物缓冲层之上;执行一回火制程,结晶化该钛酸铅锆与铂共同组成之铁电层成为一结晶层;以及形成一上电极于该结晶层上。2.如申请专利范围第1项所述之方法,其中上述之缓冲层系由镍-镧氧化物所构成。3.如申请专利范围第1项所述之方法,其中上述之缓冲层厚度约为350至1500埃。4.如申请专利范围第1项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层系以溅镀之方式沈积于缓冲层上。5.如申请专利范围第1项所述之方法,其中上述之钛酸铅锆与铂共同组成之铁电层厚度约为500至2000埃。6.如申请专利范围第1项所述之方法,其中上述之钛酸铅锆与铂共同组成之铁电层结构中,其中铂之大小为10至70奈米(nm)。7.如申请专利范围第1项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之含量比约为2.5%至8.5%。8.如申请专利范围第1项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之密度约为5 011至5 013ea/cm2。9.如申请专利范围第1项所述之方法,其中上述之回火制程温度约为250至750℃。10.如申请专利范围第1项所述之方法,其中上述之回火制程温度时间约为1至10分钟。11.如申请专利范围第1项所述之方法,其中形成上述之上电极和下电极材料系选自铂(Pt)、铱(Ir)或是氧化铱(IrO2)其中之一。12.一种可使用于低驱动电压下之铁电电容制造方法,该方法至少包括:形成一下电极;形成一缓冲层于该下电极上;形成一由钛酸铅锆与铂共同组成之铁电层于该镍-镧氧化物缓冲层之上;执行一回火制程,结晶化该钛酸铅锆与铂共同组成之铁电层成为一结晶层;形成一缓冲层于该结晶化之钛酸铅锆与铂共同组成之铁电层上;以及形成一上电极于该结晶层上。13.如申请专利范围第12项所述之方法,其中上述之缓冲层系由镍-镧氧化物所构成。14.如申请专利范围第12项所述之方法,其中上述之缓冲层厚度约为350至1500埃。15.如申请专利范围第12项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层系以溅镀之方式沈积于缓冲层上。16.如申请专利范围第12项所述之方法,其中上述之钛酸铅锆与铂共同组成之铁电层厚度约为350至2000埃。17.如申请专利范围第12项所述之方法,其中上述之钛酸铅锆与铂共同组成之铁电层结构中,其中铂之大小为10至70奈米(nm)。18.如申请专利范围第12项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之含量比约为2.5%至8.5%。19.如申请专利范围第12项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之密度约为5 011至5 013ea/cm2。20.如申请专利范围第12项所述之方法,其中上述之回火制程温度约为250至750℃。21.如申请专利范围第12项所述之方法,其中上述之回火制程温度时间约为1至10分钟。22.如申请专利范围第12项所述之方法,其中形成上述之上电极和下电极材料系选自铂(Pt)、铱(Ir)或是氧化铱(IrO2)其中之一。23.一种可使用于低驱动电压下之铁电电容结构,其中该铁电电容系架构在一半导体基底上,该半导体基底中具有一电晶体,以及连接该电晶体源极或汲极之接触窗插塞,该结构至少包括:第一导体层,位于该半导体基底上,且与该接触窗插塞连接,作为该铁电电容之下电极;一缓冲层,位于该第一导体层上;一由钛酸铅锆与铂共同组成之铁电材料层,位于该缓冲层上;以及第二导体层,位于该铁电材料层上,作为该铁电电容之下电极。24.如申请专利范围第23项所述之结构,其中上述之缓冲层系由镍-镧氧化物所构成。25.如申请专利范围第23项所述之结构,其中上述之缓冲层厚度约为350至1500埃。26.如申请专利范围第23项所述之结构,其中上述之于钛酸铅锆与铂共同组成之铁电层系以溅镀之方式沈积于缓冲层上。27.如申请专利范围第23项所述之结构,其中上述之钛酸铅锆与铂共同组成之铁电层厚度约为350至2000埃。28.如申请专利范围第23项所述之结构,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之含量比约为2.5%至8.5%。29.如申请专利范围第23项所述之结构,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之密度约为5 011至5 013ea/cm2。30.如申请专利范围第23项所述之结构,其中上述之第一导体层和第二导体层材料系选自铂(Pt)、铱(Ir)或是氧化铱(IrO2)其中之一。31.一种可使用于低驱动电压下之铁电电容制造方法,其中该铁电电容系架构在一半导体基底上,该半导体基底中具有一电晶体,以及连接该电晶体源极或汲极之接触窗插塞,该方法至少包括:形成第一导体层于该半导体基底上,且与该接触窗插塞连接,作为该铁电电容之下电极;形成一由镍-镧氧化物所构成缓冲层,位于该第一导体层上;形成一由钛酸铅锆与铂共同组成之铁电材料层于该缓冲层上,其中铂于该铁电材料层中为少数成分;执行一回火制程使该铁电材料层结晶;以及形成第二导体层于该铁电材料层上,作为该铁电电容之下电极。32.如申请专利范围第31项所述之方法,其中上述之镍-镧氧化物缓冲层之厚度约为350至1500埃。33.如申请专利范围第31项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层系以溅镀之方式沈积于镍-镧氧化物缓冲层上。34.如申请专利范围第31项所述之方法,其中上述之钛酸铅锆与铂共同组成之铁电层厚度约为500至2000埃。35.如申请专利范围第31项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之含量比约为2.5%至8.5%。36.如申请专利范围第31项所述之方法,其中上述之于钛酸铅锆与铂共同组成之铁电层结构中,铂之密度约为5 011至5 013ea/cm2。37.如申请专利范围第31项所述之方法,其中上述之回火制程温度约为250至750℃。38.如申请专利范围第31项所述之方法,其中上述之回火制程温度时间约为1至10分钟。39.如申请专利范围第31项所述之方法,其中形成上述之第一导体层和第二导体层材料系选自铂(Pt)、铱(Ir)或是氧化铱(IrO2)其中之一。图式简单说明:第一图所示为习知一般1T-1C铁电记忆胞之结构示意图;第二图所示为铁电材料磁滞曲线;第三图绘示本发明之较佳实施例的铁电电容元件结构剖面示意图;第四图所示为本发明之较佳实施例的铁电电容放大图;第五图所示为用来进行钛酸铅锆(PZT)与铂(Pt)铁电层沈积之溅镀设备概略图;以及第六图所示为本发明由钛酸铅锆与铂共同形成之铁电薄膜层,与仅由钛酸铅锆所形成之铁电薄膜层两者间于相同驱动电压下之极化状态値差距大小。 |
