| 主权项 |
1.一种传输电路,用来以单位时间第一数量个位元的传输率接收一输入资料,并可根据该输入讯号以单位时间异于该第一数量的第二数量个位元的传输率输出一输出资料;该传输电路包含有:一处理器,用来控制该传输电路的运作,其中该处理器可接收该输入资料并对应地产生一具有复数个位元的第一资料;以及一格式转换电路,电连接于该处理器,用来根据该第一资料产生一具有复数个位元的第二资料,该格式转换电路包含有:复数个输入单元,各输入单元用来接收该第一资料的一个位元;复数个输出单元,各输出单元接收一位元后,可将该位元输出以做为该第二资料中的一位元;以及一位元控制电路,电连于该等输入单元及该等输出单元之间,用来根据该等输入单元接收的位元产生该等以输出单元传输的位元;其中该位元控制电路可将一输入单元接收的位元以不经过其他输入单元及其他输出单元的方式传输至一输出单元,而在该输入单元接收的位元与该第一资料的首要位元(MSB,Most Significant Bit)之间的位元数目,以及该输出单元传输的位元与该第二资料的首要位元之间的位元数目,两位元数目系实质相异;而该处理器另可根据该第二资料依序产生该输出资料。2.如申请专利范围第1项之传输电路,其中该处理器另可将该第一资料或该第二资料缓冲处理,以根据该第二资料将该输出资料以每单位时间第二数量个位元的传输率输出。3.如申请专利范围第1项之传输电路,其中该位元控制电路包含有一运算电路,电连于该等输入单元及该等输出单元之间,用来依照一预设的法则将该等输入单元接收的位元进行逻辑运算以产生该等输出单元传输的位元。4.如申请专利范围第1项之传输电路,其中该位元控制电路包含有一位元传输电路,用来将一预设位元的资料传输至一输出单元。5.如申请专利范围第1项之传输电路,其中该位元控制电路可同时将两个不同输入单元接收的位元分别传输至两个不同的输出单元。6.如申请专利范围第1项之传输电路,其另包含有一滙流排,连接于该处理器及该格式转换电路之间,用来传输该处理器及该格式转换电路间往来的资料。7.一种实现数位通讯系统中传输率调整层功能的电路,该电路可接收具有一第一传输率的输入资料、并依据该输入资料输出具有一第二传输率的输出资料,该电路包含:一处理器,用来控制该电路的运作,该处理器可接收该输入资料并对应地产生一具有复数个位元的第一资料;以及一格式转换电路,电连接于该处理器,用来根据该第一资料以及来自该处理器之一转换控制讯号,以形成一第二资料并回传至该处理器;其中该处理器根据该第二资料以输出该具有第二传输率的输出讯号。8.如申请专利范围第7项之电路,其中该该格式转换电路包含有:复数个输入单元,各输入单元用来接收该第一资料的一个位元;复数个输出单元,各输出单元接收一位元后,可将该位元输出以做为该第二资料中的一位元;以及一位元控制电路,电连于该等输入单元及该等输出单元之间,用来根据该等输入单元接收的位元产生该等以输出单元传输的位元;其中该位元控制电路可将一输入单元接收的位元以不经过其他输入单元及其他输出单元的方式传输至一输出单元,而在该输入单元接收的位元与该第一资料的首要位元(MSB,Most Significant Bit)之间的位元数目,以及该输出单元传输的位元与该第二资料的首要位元之间的位元数目,两位元数目系实质相异。9.如申请专利范围第7项或第8项之电路,其中该处理器另可将该第一资料或该第二资料缓冲处理,以根据该第二资料将该输出资料以该第二传输率输出。10.如申请专利范围第7项或第8项之传输电路,其另包含有一滙流排,连接于该处理器及该格式转换电路之间,用来传输该处理器及该格式转换电路间往来的资料。11.如申请专利范围第8项之电路,其中该位元控制电路包含有一运算电路,电连于该等输入单元及该等输出单元之间,用来依照一预设的法则将该等输入单元接收的位元进行逻辑运算以产生该等输出单元传输的位元。12.如申请专利范围第8项之电路,其中该位元控制电路包含有一位元传输电路,用来将一预设位元的资料传输至一输出单元。13.如申请专利范围第8项之电路,其中该位元控制电路可同时将两个不同输入单元接收的位元分别传输至两个不同的输出单元。图式简单说明:图一为一典型数位通讯系统的逻辑架构示意图。图二A至图二D为图一中不同型态资料格式转换的示意图。图三为本发明传输电路的功能方块示意图。图四为图三中格式转换电路一实施例的电路示意图。图五A至图五D为图四中各子格式转换电路的电路示意图。图六为图三中格式转换电路另一实施例的电路示意图。图七A、七B为图六中各子格式转换电路的电路示意图。图八为图三中格式转换电路又一实施例的电路示意图。 |
