一种嵌入式记忆体的制作方法

摘要

首先于一半导体晶片之基底表面定义一第一区域以及一第二区域、并在该基底上依序形成一ONO层、一第一矽层及一氮矽层，再移除位于第二区域上之该ONO层、该第一矽层及该氮矽层，并于该基底之第二区域形成至少一闸极氧化层，接着于该基底上形成一第二矽层，再移除该第一区域之该第二矽层及该氮矽层，随后于该半导体晶片表面形成至少一第三矽层，并利用蚀刻及离子布植制程，以于该基底上形成各MOS电晶体之闸极、源极与汲极。代表图伍、(一)、本案代表图为：第 十 图(二)、本案代表图之元件代表符号简单说明：110 半导体晶片 112 矽基底114 浅沟隔离区 116 单胞井117 深P型井 118 P型井119 深N型井 120 第一区域122 N型井 124 ONO介电层126 第一矽层 128 氮矽层130 第二区域 132 闸极氧化层134 第二矽层 136 第三矽层138 金属矽化物层 142 介电层144 第一闸极 146 第二闸极148 第三闸极 150 汲极160 源极 170 N型轻掺杂汲极175 汲极 180 P型轻掺杂汲极185 源极 190 氮矽层195 侧壁子

主权项

1.一种嵌入式记忆体(embedded memory)的MOS电晶体制作方法,该方法包含有下列步骤:提供一半导体晶片,该半导体晶片包含有一基底,且该基底表面上已定义有一第一区域与一第二区域;于该半导体晶片表面依序形成一氧化-氮化-氧化层(ONO layer)、一第一矽层以及一第一介电层;进行一第一黄光暨蚀刻制程,以移除该第二区域上之该第一介电层、该第一矽层以及该氧化-氮化-氧化层;于该基底表面之该第二区域形成至少一闸极氧化层;于该半导体晶片表面形成一第二矽层;进行一第二黄光暨蚀刻制程,移除该第一区域表面之该第二矽层以及该第一介电层;于该半导体晶片表面形成一第三矽层;进行一第三黄光暨蚀刻制程,以于该第一区域与该第二区域分别形成各MOS电晶体之闸极;进行第一区域离子布値制程,以形成该第一区域内各该MOS电晶体之源极与汲极;以及进行第二区域离子布値制程,以形成该第二区域内各该MOS电晶体之源极与汲极。2.如申请专利范围第1项的方法,其中该方法于实施该第三黄光制程之前另包含有下列步骤:于该第三矽层上形成一金属矽化物层;以及于该金属矽化物层上形成一第二介电层。3.如申请专利范围第1项的方法,其中该第二介电层系包含有一氮矽(silicon nitride)化合物或一矽氧化合物(silicon oxide)。4.如申请专利范围第1项的方法,其中该第一区域包含有一快闪记忆体(flash memory)区域或是一可电子抹除可编码唯读记忆体(EEPROM)区域。5.如申请专利范围第1项的方法,其中该第二区域包含有一逻辑(logic)区域、静态随机存取记忆体(SRAM)区域或是一动态随机存取记忆体(DRAM)区域。6.如申请专利范围第1项的方法,其中该第一矽层、该第二矽层以及该第三矽层系包含有一多晶矽(polysilicon)材料或一非晶矽(amorphous silicon)材料。7.一种嵌入式记忆体(embedded memory)的制作方法,该制作方法包含有下列步骤:提供一半导体晶片,该半导体晶片之基底表面已定义有一记忆阵列区以及一周边电路区,且该记忆阵列区中包含有至少一单胞井(cell-well),而该周边电路区中包含有至少一N型井(N-well)以及至少一P型井(P-well);于该半导体晶片表面依序形成一氧化-氮化-氧化层(ONO layer)、一第一矽层以及一第一介电层,覆盖于该记忆阵列区以及该周边电路区;进行一第一黄光暨蚀刻制程,以移除该周边电路区内之该第一介电层、该第一矽层以及该氧化-氮化-氧化层;于该基底表面之该周边电路区形成至少一闸极氧化层;进行一化学气相沉积制程,以形成一第二矽层覆盖于半导体晶片表面;进行一第二黄光暨蚀刻制程,以移除该记忆阵列区内之该第二矽层以及该第一介电层;于该半导体晶片表面形成至少一第三矽层覆盖于该记忆阵列区以及该周边电路区;进行一第三黄光暨蚀刻制程,以于各该单胞井、各该N型井以及各该P型井上方分别形成一第一闸极、一第二闸极以及一第三闸极;进行一第一离子布値制程,以于各该第一闸极两侧分别形成一第一源极以及一第一汲极;进行一第二离子布値制程,以于各该第二闸极两侧分别形成一第二源极以及一第二汲极;以及进行一第三离子布値制程,以于各该第三闸极两侧分别形成一第三源极以及一第三汲极。8.如申请专利范围第7项的方法,其中该方法于实施该第三黄光制程之前另包含有下列步骤:于该第三矽层上形成一金属矽化物层;以及于该金属矽化物层上形成一第二介电层。9.如申请专利范围第7项的方法,其中该第一介电层系包含有一氮矽化合物或一矽氧化合物。10.如申请专利范围第7项的方法,其中该第一矽层、该第二矽层以及该第三矽层系包含有一多晶矽(polysilicon)材料或是一非晶矽(amorphous silicon)材料。11.如申请专利范围第7项的方法,其中该嵌入式记忆体系为一氮化物快闪记忆体(SONOS flash memory),且该第一闸极、该第一源极以及该第一汲极系构成一堆叠式MOS电晶体,用来当作该氮化物快闪记忆体(SONOS flashmemory)的记忆胞(memory cell)。12.如申请专利范围第11项的方法,其中该第一汲极系用来当作该氮化物快闪记忆体(SONOS flash memory)之位元线,而该第一源极系为一共用源极。13.如申请专利范围第7项的方法,其中该嵌入式记忆体系为一氮化物可电子抹除可编码唯读记忆体(SONOS EEPROM),且该第一闸极、该第一源极以及该第一汲极系构成一堆叠式MOS电晶体,用来当作该氮化物可电子抹除可编码唯读记忆体(SONOS EEPROM)的记忆胞(memory ce11)。14.如申请专利范围第13项的方法,其中该第一汲极系用来当作该氮化物可电子抹除可编码唯读记忆体(SONOS EEPROM)之位元线,而该第一源极系为一共用源极。图式简单说明:图一至图五为习知制作嵌入式记忆体之MOS电晶体的方法示意图。图六至图十为本发明制作嵌入式记忆体之MOS电晶体的方法示意图。