记忆体元件与改善终端之状态之方法

摘要

一种记忆体元件(memory device)与根据方法、电压及/或温度变异而改善一或多个终端(terminations)之状态之方法。上述记忆体元件包括一延迟锁定回路电路(delay locked-loop circuit，DLL)。上述记忆体元件也具有一或多个终端，其为一或多个可变电阻电路所连接并且为一或多个外部信号所通过以操作上述记忆体元件；以及一控制电路，用以产生控制上述可变电阻电路之一或多个电阻位之一控制信号，以响应一个代表启动另一操作之指令启动信号以及一个启动上述记忆体元件之DLL之外部启动信号。在藉由上述控制信号改善上述一或多个终端之状态之后，将启动上述DLL。当上述记忆体元件周期性地执行其他操作时，可藉由上述控制信号改善上述一或多个终端之状态。上述记忆体元件可能在根据方法、电压及/或温度变异而改善上述一或多个终端之状态之后接收上述外部信号，因而改善上述记忆体元件之输入/输出特性。可藉由一现存指令改善上述一或多个终端之状态，因而改善上述记忆体元件之性能。可藉由上述控制信号最佳化上述一或多个终端之状态。上述其他操作可能是一自动再生(auto refresh)操作。

主权项

1.一种包括一延迟锁定回路电路(DLL)之记忆体元件 ,该记忆体元件包括: 至少一终端,该终端为至少一可变电阻电路所连接 并且为至少一外部信号所通过以操作该记忆体元 件;以及 一控制电路,用以产生一个控制至少一该可变电阻 电路之至少一电阻値之控制信号,以响应一个代表 启动另一操作之指令启动信号以及一个启动该记 忆体元件之该延迟锁定回路电路之外部启动信号, 其中在藉由该控制信号改善至少一该终端之状态 之后将启动该延迟锁定回路电路,并且当该记忆体 元件周期性地执行该其他操作时可藉由该控制信 号改善至少一该终端之状态。2.如申请专利范围 第1项所述之记忆体元件,其中当该记忆体元件周 期性地执行该另一操作时可藉由该控制信号最佳 化至少一该终端之状态。3.如申请专利范围第1项 所述之记忆体元件,其中该另一操作为一自动再生 操作。4.如申请专利范围第3项所述之记忆体元件, 其中该控制电路包括: 一比较电路,用以藉由比较至少一该可变电阻电路 之至少一该电阻値与一个作为改善至少一该终端 之状态之一参考之外部参考电阻値而产生该控制 信号,并且用以在比较之后产生一完成信号; 一闩锁电路,用以闩锁该控制信号而产生一闩锁控 制信号以响应一更新信号;以及 一校准电路,用以产生一第一内部启动信号而启动 该比较电路以响应该外部启动信号及该指令启动 信号,并用以在接收该完成信号之后产生该更新信 号,且用以在产生该控制信号之后产生一第二内部 启动信号以启动该延迟锁定回路电路, 其中若藉由该控制信号改善至少一该终端之状态 所需之一校准时间小于该自动再生操作之一再生 时间,则于该再生时间内改善至少一该终端之状态 ,并且 若该校准时间大于该再生时间,则于执行该自动再 生操作之一第一自动再生操作时启动该比较电路, 因而在执行该第一自动再生操作之后于执行一第 二自动再生操作时改善至少一该终端之状态。5. 如申请专利范围第1项所述之记忆体元件,其中至 少一该可变电阻电路包括至少两可变电阻: 一第一可变电阻,该第一可变电阻连接至一外部电 源电压,其中可能修正该第一可变电阻之値使其趋 近或符合一外部参考电阻仅以响应该控制信号;以 及 一第二可变电阻,该第二可变电阻连接至一接地电 压,其中可能修正该第二可变电阻之値使其趋近或 符合该外部参考电阻値以响应该控制信号。6.一 种用以改善一记忆体元件之至少一终端之状态之 方法,该方法包括: 产生一个用以控制至少一可变电阻电路之至少一 电阻値之控制信号,以响应一个代表启动另一操作 之指令启动信号以及一个启动该记忆体元件之一 延迟锁定回路电路(DLL)之外部启动信号;以及 根据该控制信号改善该记忆体元件之至少一该终 端之状态; 其中在藉由该控制信号改善至少一该终端之状态 之后将启动该延迟锁定回路电路,并且当该记忆体 元件周期性地执行该其他操作时可藉由该控制信 号改善至少一该终端之状态。7.如申请专利范围 第6项所述之方法,其中当该记忆体元件周期性地 执行该另一操作时可藉由该控制信号最佳化至少 一该终端之状态。8.如申请专利范围第6项所述之 方法,其中该另一操作为一自动再生操作。9.如申 请专利范围第8项所述之方法,其中产生该控制信 号包括: 比较至少一该可变电阻电路之至少一该电阻値与 一个作为改善至少一该终端之状态之一参考之外 部参考电阻値; 在比较之后产生一完成信号; 闩锁该控制信号而产生一闩锁控制信号以响应一 更新信号; 产生一第一内部启动信号而启动该比较电路以响 应该外部启动信号及该指令启动信号; 在接收该完成信号之后产生该更新信号;以及 在产生该控制信号之后产生一第二内部启动信号 以启动该延迟锁定回路电路, 其中若藉由该控制信号改善至少一该终端之状态 所需之一校准时间小于该自动再生操作之一再生 时间,则于该再生时间内改善至少一该终端之状态 ,以及 若该校准时间大于该再生时间,则于执行该自动再 生操作之一第一自动再生操作时启动该比较,因而 在执行该第一自动再生操作之后于执行一第二自 动再生操作时改善至少一该终端之状态。10.如申 请专利范围第6项所述之方法,其中至少一该可变 电阻电路包括至少两可变电阻,而其中该改善包括 : 修正连接至一外部电源电压之一第一可变电阻之 値,使其趋近或符合一外部参考电阻値以响应该控 制信号;以及 修正连接至一接地电压之一第二可变电阻,使其趋 近或符合该外部参考电阻値以响应该控制信号。 图式简单说明: 第1图为根据本发明之一典型实施例所绘示之记忆 体元件之方块图; 第2图为根据本发明之一典型实施例所详细绘示之 第1图之一可变电阻电路之电路图; 第3图为根据本发明之一典型实施例所简略绘示之 如第1图所示之一控制电路结构之方块图; 第4图为根据本发明之一典型实施例所绘示之如第 1图所示之记忆体元件之起始操作之时态图; 第5A图为根据本发明之一典型实施例所绘示之第1 图之记忆体元件于操作期间其控制电路之操作之 时态图;以及 第5B图为根据本发明之另一典型实施例所绘示之 第1图之记忆体元件于操作期间其控制电路之另一 操作之时态图。