半导体积体电路

摘要

本发明提供一种半导体积体电路，系藉由实现考量用以构成电路块的各半导体元件之对称性的布局配置，而获得所希望的电路特性。射极跟随器电路22、23系配置在差动放大器21的附近，且分别配置在相对差动放大器21之中心线的线对称位置处。构成射极跟随器电路22、23的双极电晶体Q24、Q25系配置在构成差动放大器21的双极电晶体 Q21、Q22之附近，且呈仅90度不同之方向配置，藉此，从差动放大器21输入到射极跟随器电路22、23的配线间没有交叉，而且可使配线长度成为相同，故可以提升包含射极跟随器电路22、23的差动放大器21之对称性，达到提升电路特性的目的。本案代表图：第1图21 差动放大器 22、23 射极跟随器电路 Q21、Q22、Q24、Q25 双极电晶体 Q23、Q26、Q27 恒流电晶体 R21、R22 负载电阻 R23、R24 射极电阻 Vcc 电源电位 Vin1、Vin2输入信号 Vout1、Vout2 集极取出输出信号 Vss 电源电压

主权项

1.一种半导体积体电路,其特征为具有:由复数个半 导体元件所组成的电路块;以及连接到该电路块的 一对射极跟随器电路;而构成前述一对射极跟随器 电路的电晶体系配置在前述电路块附近,且配置在 相对于其中心线的线对称处。2.如申请专利范围 第1项的半导体积体电路,其中,前述射极跟随器电 路系包含:将前述电路块的输出供给到基极的第1 电晶体;及将电流供给到该第1电晶体的第2电晶体 。3.如申请专利范围第1项的半导体积体电路,其中 ,构成前述射极跟随器电路的电晶体系与构成前述 电路块的电晶体呈90度不同之方向配置。4.如申请 专利范围第1项的半导体积体电路,其中,构成前述 射极跟随器电路的电晶体系与构成前述电路块的 电晶体呈相同之方向配置。5.如申请专利范围第4 项的半导体积体电路,其中,构成前述射极跟随器 电路的电晶体之射极、基极及集极系与构成前述 电路块的电晶体之射极、基极及集极呈相反之顺 序配列。6.如申请专利范围第4项的半导体积体电 路,其中,构成前述射极跟随器电路的电晶体之射 极、基极及集极系与构成前述电路块的电晶体之 射极、基极及集极呈相同之顺序配列。7.如申请 专利范围第1.2.3.4项中任一项的半导体积体电路, 其中,前述电路块为差动放大器。图式简单说明: 第1图 系显示本发明第1实施形态的半导体积体电 路之电路构成图 第2图 系显示本发明第1实施形态的半导体积体电 路之配置图 第3图 系显示本发明第2实施形态的半导体积体电 路之电路构成图 第4图 系显示本发明第2实施形态的半导体积体电 路之电路配置图 第5图 系显示本发明第3实施形态的半导体积体电 路之电路构成图 第6图 系显示本发明第4实施形态的半导体积体电 路之电路构成图 第7图(a)、(b) 系显示本发明第4实施形态的半导体 积体电路之配置图 第8图 系显示习知例的半导体积体电路之电路构 成图