非易失性存储器中的导引门和位线分隔

摘要

沿着存储单元阵列的列分段(例如，快闪EEPROM系统的)导引线和位线。在一个实施例中，其中一个区段的导引线和位线一次连接到相应的全局导引线和位线。单个导引门区段中包括的存储单元的行数是单个位线线段中包括的行数的倍数，以便具有较少的导引门区段，通过减少导引门所需要的区段选择晶体管的数量，节省了大量的电路面积，因为这些晶体管必须大于用于选择位线线段的晶体管，才能处理更高的电压。在另一个实施例中，将局部导引门线线段结合起来，以便减少它们的数量，然后将每个区段的减少的数量直接与地址解码器连接，而不必在解码器的外面使用许多大型开关晶体管便能选择该区段。

主权项

1.在以行和列排列的非易失性存储单元的阵列中的一种方法，所述阵列包括第一组并行导线，沿着存储单元的列延伸，并与第一种类型的元件接触，第二组并行导线，沿着存储单元的列延伸，并与第二种类型的元件接触，其中，施加到第二组线的最大电压高于施加到第一组线的最大电压，该方法包括：操作以段的形式存在的第一组线，这些线段分别在第一批行上延伸，分别通过第一种大小的选择晶体管将第一组线的线段连接到许多全局线中的第一组中的对应的一个，操作以段的形式存在的第二组线，这些线段分别在第二批行上延伸，第二批行多于第一批行，以及分别通过第二种大小的选择晶体管将第二组线的线段连接到许多全局线中的第二组中的对应的一个，第二种大小与第一种大小不同。