发明名称 |
半导体集成电路装置 |
摘要 |
一种半导体集成电路装置,防止半导体集成电路装置的无用配线的交叉,且实现LSI配线的低阻抗。该半导体集成电路装置具有和内部含有多个电阻元件或晶体管及电容元件等的电路部件2电导通的焊盘3以及和焊盘3电导通的保护电路5,焊盘3和保护电路5邻接形成单元6,电路部件2的周边配置多个单元6。并且,单元6的外侧环绕供给电源电压Vcc的最上层金属7,且利用电路部件2和单元6之间的空间等,在整个该空间宽幅地形成供给接地电压GND的最下层金属8,从而实现LSI1整体的低阻抗。 |
申请公布号 |
CN1463041A |
申请公布日期 |
2003.12.24 |
申请号 |
CN03136346.6 |
申请日期 |
2003.05.29 |
申请人 |
三洋电机株式会社 |
发明人 |
椎名正弘 |
分类号 |
H01L23/52;H01L23/60;H01L27/00 |
主分类号 |
H01L23/52 |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
李贵亮;杨梧 |
主权项 |
1.一种半导体集成电路装置,其特征在于,包括:电路部件;和上述电路部件电连接的焊盘;和上述焊盘电连接的保护电路;向上述保护电路供给第一电位的第一金属配线;向上述保护电路供给和上述第一电位不同的第二电位的第二金属配线,沿上述电路部件的周边互相邻接配置上述焊盘和上述保护电路,在上述焊盘和上述保护电路外侧配置上述第一金属配线,上述第二金属配线形成在多个上述电路部件和多个上述焊盘之间的整个区域。 |
地址 |
日本大阪府 |