| 主权项 |
1.一种降低第二位元效应之氮化矽唯读记忆胞,包括:一基底;一氧化矽/氮化矽/氧化矽层,位于该基底上;一闸极,位于该氧化矽/氮化矽/氧化矽层上;一源/汲极,位于该基底中邻接该闸极;以及一浅口袋掺杂区域,位于该源/汲极与该氧化矽/氮化矽/氧化矽层之间邻接该闸极,其中该浅口袋掺杂区域的深度小到足以使流至该源/汲极的电流不受干扰。2.如申请专利范围第1项所述之降低第二位元效应之氮化矽唯读记忆胞,其中该浅口袋掺杂区域的深度小于400埃。3.如申请专利范围第1项所述之降低第二位元效应之氮化矽唯读记忆胞,其中该闸极之材质包括复晶矽。4.如申请专利范围第1项所述之降低第二位元效应之氮化矽唯读记忆胞,其中该浅口袋掺杂区域的深度小于200埃。5.一种制造降低第二位元效应之氮化矽唯读记忆胞的方法,包括:提供一基底;于该基底上形成一氧化矽/氮化矽/氧化矽层;于该氧化矽/氮化矽/氧化矽层上形成一闸极;于该氧化矽/氮化矽/氧化矽层上形成一罩幕,以暴露出邻接该闸极的一区域;施行一浅口袋植入制程,以于邻接该闸极的该基底内形成一浅口袋掺杂区域,其中该浅口袋掺杂区域具有一第一深度;去除该罩幕;以及于该基底中形成邻接该闸极的一源/汲极,其中顺向读取时流至该源/汲极之电流的流动路径在接近该浅口袋掺杂区域时的最浅深度系一第二深度,其中该第二深度大于该第一深度。6.如申请专利范围第5项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中该浅口袋掺杂区域的深度小于400埃。7.如申请专利范围第5项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中该浅口袋掺杂区域的深度小于200埃。8.如申请专利范围第5项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中该闸极之材质包括复晶矽。9.如申请专利范围第5项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中该罩幕包括光阻。10.如申请专利范围第5项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中于该基底中形成邻接该闸极的该源/汲极之步骤,包括:于该闸极侧壁形成一间隙壁;以及对该基底进行一离子植入制程,以于该基底中形成邻接该闸极的该源/汲极。11.一种制造降低第二位元效应之氮化矽唯读记忆胞的方法,包括:提供一基底;于该基底上形成一氧化矽/氮化矽/氧化矽层;于该氧化矽/氮化矽/氧化矽层上形成一闸极;施行一浅口袋植入制程,以于该基底内形成具有一第一深度的一浅口袋掺杂区域,其中该第一深度浅于顺向读取期间于该浅口袋掺杂区域下的电流流动路径之最浅深度;以及于该基底中形成一源/汲极。12.如申请专利范围第11项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中该浅口袋掺杂区域的深度小于400埃。13.如申请专利范围第11项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中该浅口袋掺杂区域的深度小于200埃。14.如申请专利范围第11项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中该闸极之材质包括复晶矽。15.如申请专利范围第11项所述之制造降低第二位元效应之氮化矽唯读记忆胞的方法,其中于该基底中形成该源/汲极之步骤,包括:于该闸极侧壁形成一间隙壁;以及对该基底进行一离子植入制程,以于该基底中形成邻接该闸极的该源/汲极。图式简单说明:第1图是依照本发明之一较佳实施例之降低第二位元效应之氮化矽唯读记忆胞(NROM cell)的剖面示意图;第2图所示系本发明与习知的氮化矽唯读记忆胞在进行顺向与逆向读取操作上的启始电压(Vt)曲线图;以及第3A图至第3C图是依照本发明之一较佳实施例之降低第二位元效应之氮化矽唯读记忆胞(NROM cell)的制造流程剖面图。 |
