| 主权项 |
1.一种配线基板,系包含:形成有第1配线图型之第1基板,及上述第1基板之至少一部分呈对向配置之同时较上述第1基板形成为较大尺寸,且形成有电连接上述第1配线图型之第2配线图型的第2基板;上述第1基板,及上述第2基板中除了与上述第1基板呈对向配置之区域以外之区域,系分别具有电子零件之搭载区域。2.如申请专利范围第1项之配线基板,其中上述第1基板之全体贴付于上述第2基板。3.如申请专利范围第1项之配线基板,其中上述第1配线图型,系形成于上述第1基板之一方之面,上述第2配线图型,系形成于上述第2基板之一方之面,上述第1基板中之形成有上述第1配线图型的面之相反侧之面,和上述第2基板中之形成有上述第2配线图型之面,系呈对向配置。4.如申请专利范围第3项之配线基板,其中于上述第1基板形成有多数贯通孔,上述第1配线图型与上述第2配线图型系介由上述贯通孔做电连接。5.如申请专利范围第4项之配线基板,其中上述第1配线图型,系通过上述贯通孔,上述贯通孔,系位于上述第2配线图型上,于上述贯通孔内,设有与上述第1配线图型及上述第2配线图型接触之导电材料。6.如申请专利范围第4项之配线基板,其中上述贯通孔,系位于上述第2配线图型上,上述第1配线图型之一部分,系进入上述贯通孔内,连接于上述第2配线图型。7.如申请专利范围第4项之配线基板,其中于上述第2基板形成有多数贯通孔,俾电连接上述第2配线图型,并形成向与上述第2配线图型之形成面相反侧之面突出之多数外部端子。8.如申请专利范围第7项之配线基板,其中上述第1基板上形成之上述贯通孔,与上述第2基板上形成之上述贯通孔,系形成于连通之位置。9.如申请专利范围第8项之配线基板,其中上述第2配线图型之一部分,系进入上述第1基板上形成之上述贯通孔内,连接上述第1配线图型。10.如申请专利范围第8项之配线基板,其中上述第1及第2配线图型之一部分,系介由上述第2基板上形成之上述贯通孔,由上述第2基板之面突出并构成外部端子。11.如申请专利范围第8项之配线基板,其中上述第2配线图型之一部分,系避开与上述第1配线图型之接触,突出于上述第2基板上形成之上述贯通孔内侧。12.如申请专利范围第1至11项中任一项之配线基板,其中上述第1及第2基板,系介由含导电粒子之异方性导电膜贴付。13.如申请专利范围第12项之配线基板,其中上述第1及第2配线图型,系藉由上述导电粒子做电连接。14.一种电子元件,系包含:形成有第1配线图型的第1基板,与上述第1基板之至少一部分呈对向配置之同时较上述第1基板形成为较大尺寸,且,形成有与上述第1配线图型电连接之第2配线图型的第2基板,及在上述第1基板,及上述第2基板中除了与上述第1基板呈对向配置之区域以外之区域分别搭载之电子零件。15.如申请专利范围第14项之电子元件,其中上述第1基板中形成有上述第1配线图型之面之相反侧之面,与上述第2基板中形成有上述第2配线图型之面被贴付。16.如申请专利范围第15项之电子元件,其中于上述第1基板形成有多数贯通孔,上述第1配线图型与上述第2配线图型系介由上述贯通孔做电连接。17.如申请专利范围第16项之电子元件,其中于上述第2基板上形成有多数贯通孔,设置介由上述第2基板上形成之上述贯通孔电连接上述第2配线图型的外部端子。18.如申请专利范围第17项之电子元件,其中上述第1基板上形成之上述贯通孔,及上述第2基板上形成之上述贯通孔,系形成于连通之位置,上述外部端子,系介由上述第2基板上形成之上述贯通孔接触上述第2配线图型,且介由上述第1基板上形成之上述贯通孔设置于上述第1配线图型上。19.如申请专利范围第15至18项中任一项之电子元件,其中在上述第2基板之形成有上述第2配线图型之面,设置含有导电粒子之异方性导电膜,上述异方性导电膜,系接着于上述第1及第2基板之同时,电连接上述第2配线图型及上述电子元件。20.如申请专利范围第19项之电子元件,其中上述第2基板被弯曲,上述第1基板上搭载之上述第1电子元件,与上述第2基板上搭载之上述第2电子元件被接着。21.一种电路基板,系搭载有申请专利范围第14至18项中任一项之电子元件者。22.一种电子机器,系具备有申请专利范围第14至18项中任一项之电子元件者。23.一种配线基板之制造方法,系包含有:令具有电子元件之搭载区域且形成有第1配线图型之第1基板之至少一部分,面对形成有第2配线图型之第2基板中除电子零件之搭载区域以外之区域而配置的配置工程,及使上述第1及第2配线图型电连接的连接工程。24.如申请专利范围第23项之配线基板之制造方法,其中上述配置工程,系使上述第1基板中形成有上述第1配线图型之面之相反侧之面,和上述第2基板中形成有上述第2配线图型之面贴付,于上述第1基板形成有多数贯通孔,上述第1配线图型系通过上述贯通孔而形成。25.如申请专利范围第24项之配线基板之制造方法,其中在上述配置工程之前,介由上述第1基板上形成之上述贯通孔在上述第1配线图型设置导电材料,于上述配置工程贴付上述第1及第2基板时,使上述导电材料接触上述第2配线图型以进行上述连接工程。26.如申请专利范围第24项之配线基板之制造方法,其中上述连接工程,系使上述第1配线图型之一部分,于上述第1基板上形成之贯通孔内弯曲,连接于上述第2配线图型。27.如申请专利范围第24项之配线基板之制造方法,其中于上述第2基板形成有多数贯通孔,上述第1及第2基板上形成之贯通孔,系形成于连通之位置。28.如申请专利范围第27项之配线基板之制造方法,其中于上述连接工程,令上述第2配线图型之一部分,于上述第1基板上形成之贯通孔内弯曲连接于上述第1配线图型。29.如申请专利范围第27项之配线基板之制造方法,其中于上述连接工程,令上述第2配线图型之一部分,一体介由上述第2基板上形成之贯通孔由上述第2基板之面突出而形成外部端子。30.如申请专利范围第27项之配线基板之制造方法,其中于上述连接工程,令外部端子之形成材料,接触上述第2配线图型介由上述第1及第2基板上形成之上述贯通孔,设于上述第1配线图型上。31.如申请专利范围第23至30项中任一项之配线基板之制造方法,其中于上述第1及第2基板形成有定位用之孔,于上述配置工程前,包含将治具差通于上述定位用之孔,俾进行上述第1及第2基板定位之工程。32.一种电子元件之制造方法,系包含有:令具备电子零件之搭载区域,且形成有第1配线图型之第1基板之至少一部分,贴付于形成有第2配线图型之第2基板中除电子零件之搭载区域以外之区域的配置工程,电连接上述第1及第2配线图型的连接工程,于上述第1基板,搭载与上述第1配线图型电连接之第1电子零件的第1搭载工程,及于上述第2基板之上述电子零件之搭载区域,搭载与上述第2配线图型电连接之第2电子零件的第2搭载工程。33.如申请专利范围第32项之电子元件之制造方法,其中于上述配置工程,系令上述第1基板中形成有上述第1配线图型之面之相反侧之面,与上述第2基板中形成有上述第2配线图型之面贴付,于上述第1基板形成有多数贯通孔,上述第1配线图型系通过上述贯通孔形成。34.如申请专利范围第33项之电子元件之制造方法,其中于上述第2基板形成有多数贯通孔,上述第1及第2基板上形成之上述贯通孔,系形成于连通之位置。35.如申请专利范围第34项之电子元件之制造方法,其中于上述连接工程,令外部端子之形成材料,接触上述第2配线图型介由上述第1及第2基板上形成之上述贯通孔,设于上述第1配线图型上。36.如申请专利范围第32项之电子元件之制造方法,其中于上述配置工程及上述第2搭载工程,在上述第2基板中形成有上述第2配线图型之面设置含有导电粒子之异方性导电膜,藉上述异方性导电膜使上述第1及第2基板接着之同时,电连接上述第2配线图型与上述第2电子零件。37.如申请专利范围第32项之电子元件之制造方法,其中包含有:令上述第2基板弯曲,使搭载于上述第1基板之上述第1电子零件,接着于上述第2基板上搭载之上述第2电子零件。38.如申请专利范围第32至37项中任一项之电子元件之制造方法,其中于上述第1搭载工程之后,进行上述配置工程。39.如申请专利范围第38项之电子元件之制造方法,其中上述第2基板,系可挠性基板之一部分,于上述配置工程后,对上述可挠性基板冲孔形成上述第2基板。图式简单说明:图1:本发明适用之第1实施形态之配线基板之制造方法之图。图2:本发明适用之第1实施形态之配线基板之图。图3:本发明适用之第2实施形态之半导体装置之图。图4:本发明适用之第3实施形态之半导体装置之图。图5:本发明适用之第4实施形态之配线基板之制造方法之图。图6:本发明适用之第4实施形态之配线基板之制造方法之变形例之图。图7:本发明适用之第5实施形态之配线基板之制造方法之图。图8:本发明适用之第6实施形态之配线基板之图。图9:本发明适用之第7实施形态之配线基板之制造方法之图。图10:本发明适用之第8实施形态之配线基板之图。图11:具备依本发明之方法制造之半导体装置的电子机器之图。 |
