| 发明名称 |
PHASE LOCKED LOOP (PLL) FREQUENCY SYNTHESIZER AND METHOD |
| 摘要 |
|
| 申请公布号 |
AU2003230914(A1) |
申请公布日期 |
2003.12.19 |
| 申请号 |
AU20030230914 |
申请日期 |
2003.04.15 |
| 申请人 |
XYTRANS, INC. |
发明人 |
DANNY F. AMMAR;RONALD D. GRAHAM |
| 分类号 |
H03L7/23;(IPC1-7):H03L7/23 |
主分类号 |
H03L7/23 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
