发明名称 |
存储电路和在存储电路中的块写入期间限定写电流的方法 |
摘要 |
在诸如图形或视频RAM之类的存储集成电路中进行块写操作期间限定写电流的电路和方法。将位于两个存储子阵列之间的所有读出放大器的偏置线分成连到读出放大器组的独立段。每段由分离的读出放大器启动晶体管偏置。通过大量降低负载,可明显地减小连到分段偏置线的每个启动晶体管的尺寸。因此,当将相反极性的数据块写入存储单元块中时可明显降低读出放大器保安或开关电流。 |
申请公布号 |
CN1131523C |
申请公布日期 |
2003.12.17 |
申请号 |
CN96120371.4 |
申请日期 |
1996.10.23 |
申请人 |
汤森、汤森和克鲁LLP |
发明人 |
罗伯特J·普罗斯汀 |
分类号 |
G11C7/00;G11C7/06 |
主分类号 |
G11C7/00 |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
陆弋 |
主权项 |
1.一种存储电路包括:一条I/O线;多个读出放大器经多个相应的选择器件有选择地耦合到所述I/O线,所述多个读出放大器的每一个耦合到多个存储单元,并具有耦合到第一偏置线的第一偏置节点和耦合到第二偏置线的第二偏置节点,至少所述第一和第二偏置线之一分成多段,所述多段的每一段耦合到所述多个读出放大器的一个子集;多个第一启动晶体管,每个启动晶体管将所述多段中与该启动晶体管相关的一段耦合到一个第一偏压源,其中,所述多个读出放大器的每一个包括耦合到所述第一偏置节点的一对PMOS交叉耦合的晶体管,和耦合到所述第二偏置节点的一对NMOS交叉耦合的晶体管;所述第一偏置线被分成多段并且所述多个第一启动晶体管是PMOS晶体管,每个PMOS启动晶体管将所述第一偏置线的一段耦合到一正偏置电压。 |
地址 |
美国加利福尼亚州 |