| 主权项 |
1.一种多晶片模组型半导体装置,包括:第一及第二半导体元件,每一半导体元件之一主要成分为半导体材料以形成一半导体电路于每一半导体元件中,及一基底,以被安装至一主机板上且被电连接至主机板,其第一及第二半导体元件被安装于此基底上以利电连接至基底,其中第二半导体之面积大于第一半导体之面积(如以其中每一第一及第二半导体元件及基底被堆叠的堆叠方向所见),且第二半导体元件之厚度小于第一半导体元件之厚度。2.如申请专利范围第1项之多晶片模组型半导体装置,进一步包括一合成树脂,其被黏合至基底及每一第一与第二半导体元件。3.如申请专利范围第1项之多晶片模组型半导体装置,进一步包括一布线层,其系介于基底与至少第一及第二半导体元件之一间,布线层包含一合成树脂层及一导电构件,其系延伸于一横切堆叠方向(其中每一第一及第二半导体元件被堆叠)之横断面方向,以使得其一介于半导体元件与导电构件之间的电连接点远离自一介于导电构件与基底(于横断面方向)之间的电连接点。4.如申请专利范围第1项之多晶片模组型半导体装置,其中每一第一及第二半导体元件包含一面朝基底之第一表面及一在堆叠方向(其中每一第一及第二半导体元件及基底被堆叠)上为第一表面之反向表面的第二表面,第二半导体元件之厚度小于第一半导体元件之厚度,且第一半导体元件之第二表面避免为研磨修整的表面而第二半导体元件之第二表面为研磨修整的表面。5.如申请专利范围第1项之多晶片模组型半导体装置,进一步包括一黏合至第一半导体元件及基底之合成树脂构件于第一半导体元件之内部上(如以其中每一第一及第二半导体元件及基底被堆叠之堆叠方向上所见),而一杨氏模数不小于合成树脂构件之杨氏模数的合成树脂被避免黏合至第二半导体元件及基底,于第二半导体元件之内部(如以堆叠方向上所见),且第一半导体元件之厚度小于第二半导体元件之厚度。6.如申请专利范围第1项之多晶片模组型半导体装置,进一步包括一第一合成树脂,透过此树脂而使基底与第一半导体元件彼此连接、及一第二合成树脂,透过此树脂而使基底与第二半导体元件彼此连接,第一合成树脂之杨氏模数大于第二合成树脂之杨氏模数,而第一半导体元件之厚度小于第二半导体元件之厚度。7.如申请专利范围第1项之多晶片模组型半导体装置,进一步包括一黏合至基底及第一半导体元件之第一合成树脂,于第一半导体元件之内部上(如以其中每一第一 及第二半导体元件及基底被堆叠之堆叠方向上所见)、及一第二合成树脂,透过此树脂而使第二半导体元件被连接至基底,于第二半导体元件之外部上(如以堆叠方向上所见),而一杨氏模数不小于第一合成树脂之杨氏模数的合成树脂被避免黏合至第二半导体元件及基底,于第二半导体元件之内部(如以堆叠方向上所见),且第一半导体元件之厚度小于第二半导体元件之厚度。8.如申请专利范围第1项之多晶片模组型半导体装置,其中第一半导体元件之主要成分为Si,第二半导体元件之主要成分为GaAs,而第二半导体元件之厚度小于第一半导体元件之厚度。9.如申请专利范围第1项之多晶片模组型半导体装置,其中长度最长(相较与从其中每一第一及第二半导体元件及基底被堆叠的堆叠方向所见之第二半导体元件之其他侧的长度)之第二半导体元件的一侧长度大于长度最长(相较与从堆叠方向所见之第一半导体元件之其他侧的长度)之第一半导体元件的一侧长度,且第二半导体元件之厚度小于第一半导体元件之厚度。10.如申请专利范围第1项之多晶片模组型半导体装置,其中每一第一及第二半导体元件包含一面朝基底之第一表面及一在堆叠方向(其中每一第一及第二半导体元件及基底被堆叠)上为第一表面之反向表面的第二表面,且第一半导体元件之第二表面避免为研磨修整的表面而第二半导体元件之第二表面为研磨修整的表面。11.如申请专利范围第1项之多晶片模组型半导体装置,其中第二半导体之面积小于第一半导体之面积(如以其中每一第一及第二半导体元件及基底被堆叠的堆叠方向所见),且第二半导体元件之厚度小于第一半导体元件之厚度。12.如申请专利范围第1项之多晶片模组型半导体装置,其中长度最小(相较与从其中每一第一及第二半导体元件及基底被堆叠的堆叠方向所见之第二半导体元件之其他侧的长度)之第二半导体元件的一侧长度小于长度最小(相较与从堆叠方向所见之第一半导体元件之其他侧的长度)之第一半导体元件的一侧长度,且第二半导体元件之厚度小于第一半导体元件之厚度。图式简单说明:图1a系一概略前视图,其显示作为本发明之第一实施例的一种多晶片模组(MCM)型半导体装置。图1b系一概略横断面侧视图,其系沿着图1a中之线段A-A'所取并显示作为第一实施例之多晶片模组(MCM)型半导体装置。图2系一便于理论上地分析之虚拟多晶片模组(MCM)型半导体装置的概略侧视图。图3系一图表,其显示数个半导体元件间的关系、介于半导体元件之间的位置关系、半导体元件上之应力以及填胶上之应力。图4系一图形,其显示介于一基底宽度与一主应力之间的关系。图5系便于理论上地分析之虚拟多晶片模组(MCM)型半导体装置及虚拟填胶之组合的概略侧视图。图6系一图表,其显示填胶高度、填胶宽度、于半导体元件中心部分上之主应力、及于填胶歪斜表面终端部分上之主应力之间的关系。图7系一图表,其显示填胶歪斜表面形状、于半导体元件中心部分上之主应力、及于填胶歪斜表面终端部分上之主应力之间的关系。图8系一图表,其显示填胶歪斜表面形状、于半导体元件中心部分上之主应力、及于填胶歪斜表面终端部分上之主应力之间的其他关系。图9系一图形,其显示介于一半导体元件宽度与一主应力之间的关系。图10a系一图形,其显示介于半导体元件厚度相对于基底厚度的比率、主应力相对于关键主应力的比率、半导体厚度与基底线性扩张系数(于半导体元件中心部分上)之间的关系。图10b系一图形,其显示介于半导体元件厚度相对于基底厚度的比率、主应力相对于关键主应力的比率、半导体厚度与基底线性扩张系数(于填胶歪斜表面终端部分上)之间的关系。图11a系一图形,其显示介于半导体元件厚度相对基底厚度的比率、主应力相对于关键主应力的比率、填胶杨氏模数与填胶线性扩张系数(于半导体元件中心部分上)之间的关系。图11b系一图形,其显示介于半导体元件厚度相对于基底厚度的比率、主应力相对于关键主应力的比率、填胶杨氏模数与填胶线性扩张系数(于填胶歪斜表面终端部分上)之间的关系。图12a系一概略前视图,其显示作为本发明之第二实施例的一种多晶片模组(MCM)型半导体装置。图12b系一概略横断面侧视图,其显示作为第二实施例之多晶片模组(MCM)型半导体装置。图13a系一概略前视图,其显示作为本发明之第三实施例的一种多晶片模组(MCM)型半导体装置。图13b系一概略横断面侧视图,其显示作为第三实施例之多晶片模组(MCM)型半导体装置。图14a系一概略前视图,其显示作为本发明之第四实施例的一种多晶片模组(MCM)型半导体装置。图14b系一概略横断面侧视图,其显示作为第四实施例之多晶片模组(MCM)型半导体装置。图15包含概略侧视图,其显示一半导体元件制造程序。图16a系一概略前视图,其显示作为本发明之第五实施例的一种多晶片模组(MCM)型半导体装置。图16b系一概略横断面侧视图,其显示作为第五实施例之多晶片模组(MCM)型半导体装置。图17a系一概略前视图,其显示作为本发明之第六实施例的一种多晶片模组(MCM)型半导体装置。图17b系一概略横断面侧视图,其显示作为第六实施例之多晶片模组(MCM)型半导体装置。图18系一概略前视图,其显示作为本发明之第七实施例的一种多晶片模组(MCM)型半导体装置。 |
