突发长度识别电路

摘要

一种用在具有突发模式的同步半导体存储器中的突发长度识别电路，其接收地址信号的三个最小有效地址信号，包括接收地址信号的反相器，用于锁存和保存地址信号的第一锁存器，第二锁存器及用于锁存和保存反相器输出的第三锁存器。解码器在当三个D锁存器的输出都为高电平时接收各锁存器的输出用于选择的激发除整页之外的任何突发长度识别信号。

主权项

1.一种用于具有突发模式的同步半导体存储器的突发长度识别电路，其特征在于包含：多个保存装置，用于寄存和保存相应数目的地址信号；一个反相装置，其接收所述地址信号中的一个地址信号，并将一反相的地址信号提供给所述的一个保存装置；及一个解码装置，用于接收所述多个保存装置的输出，选择的激发由所述地址信号的逻辑值组合所确定的突发长度识别信号，所述解码装置在所述多个保存装置的全部所述输出都处于同一逻辑电平时激发除整页之外的表示突发长度的突发长度识别信号。