| 主权项 |
1.一种静电放电保护电路,其耦接于一第一电压源和一第二电压源,包括:复数保护单元串列,由复数个具有第一电极和第二电极的保护单元交互串联耦接而成;其中有一上述第一电极和上述第二电极用以分别耦接上述第一电压源和上述第二电压源;其中上述保护单元包括:一第一型半导体层;一第二型半导体层,形成于上述第一型半导体层之一既定范围;一第一型掺杂区,形成于上述第二型半导体层内,其耦接至上述第一电极;以及一第二型掺杂区,形成于该第一型半导体层内,其耦接至上述第二电极。2.如申请专利范围第1项所述之静电放电保护电路,其中当一静电应力侵入时,上述保护单元的第一型半导体层、上述第二型半导体层、上述第一型掺杂区、以及上述第二型掺杂区构成一矽控整流器。3.如申请专利范围第1项所述之静电放电保护电路,其中上述静电放电保护电路的保持电压是藉由串接的数目调整。4.如申请专利范围第1项所述之静电放电保护电路,其中该第一型为P型导电型态,第二型为N型导电型态。5.如申请专利范围第1项所述之静电放电保护电路,其中上述第一电压源的电压高于第二电压源的电压。图式简单说明:第1图表示习知二极体静电放电保护电路。第2图表示习知二极体静电放电保护电路的剖面图。第3图表示本发明实施例的静电放电保护电路的剖面图。第4图表示本发明实施例的静电放电保护电路串列的剖面图。第5A-5D图表示本发明实施例静电放电保护电路串列之保持电压和串接数目特性曲线图。第6A、6C图表示二极体静电放电保护电路串列之直流特性曲线图。第6B、6D图表示本发明实施例静电放电保护电路串列之直流特性曲线图。第7A图表示二极体串列所能承受静电放电电流之特性曲线图。第7B图表示二极体串列所能承受最大静电放电电流图表。第7C-7D图表示本发明实施例静电放电保护电路串列所能承受静电放电电流之特性曲线图。第7E图表示本发明实施例静电放电保护电路串列所能承受最大静电放电电流图表。 |
